基準電壓源在DAC電路中占有舉足輕重的地位,其設計的好壞直接影響著DAC輸出的精度和穩(wěn)定性。而溫度的變化、電源電壓的波動和制造工藝的偏差都會影響基準電壓的特性。本文針對如何設計一個低溫度系數(shù)和高電源電壓抑制比的基準電壓源作了詳細分析。
從DAC電路的實際工作環(huán)境考慮,電源電壓的變化范圍是1.6V~2.0V ,溫度變化范圍是-20℃~100℃。本帶隙基準電壓源的設計指標為:1. 輸出的基準電壓在1.22V左右;2. 電源抑制比為100dB;3. 基準電壓的溫度系數(shù)小于10ppm/℃。
帶隙基準電壓源的原理
帶隙基準電壓源的基本原理是:利用雙極性晶體管的基極-發(fā)射極電壓VBE(具有負溫度系數(shù))與它們的差值VBE(具有正溫度系數(shù))進行相互補償,從
而達到電路的溫度系數(shù)為零的目的。
圖1 帶隙基準電壓產(chǎn)生原理圖
圖2 基準電壓源電路
如圖1所示,其運算放大器的作用是當電路處于深度負反饋的情況下,使X、Y 兩點的電壓相等。此時若R1=R2,則I1=I2,并滿足:
VBE1=VBE2+I2R3 (1)
I1=I2=(1/R3)(VBE1-VBE2)=(1/R3)VTlnn (2)
VOUT=VBE1+I1R1=VBE1+(R1/R3)VTlnn (3)
VOUT即可作為基準電壓。從(3)式可知,基準電壓只與PN結(jié)的正向壓降、電阻的比值以及Q1和Q2的發(fā)射區(qū)面積比有關(guān),而與輸入電壓無關(guān),所以,在實際的工藝制作中將會有很高的精度。第一項VBE1具有負的溫度系數(shù),在室溫時大約為-2mV/℃;第二項VT具有正的溫度系數(shù),在室溫時大約為+0.085mV/℃,通過設定合適的工作點,可以使兩項之和在某一溫度下達到零溫度系數(shù),從而得到具有較好溫度特性的基準電壓。適當選取R1、R3和n的值,即可得到具有零溫度系數(shù)的輸出電壓VOUT。
電路設計
以圖1所示的電路原理為基礎,設計出基準電壓源電路,如圖2所示。電路主要由三部分組成:使能信號驅(qū)動電路、偏置電路、帶隙基準電壓VREF產(chǎn)生電路。通過對每一部分結(jié)構(gòu)、工作原理的介紹,可知圖2所示電路既能解決驅(qū)動不夠的問題,又能靈活調(diào)節(jié)它的溫度系數(shù),可達到高電源抑制比和低溫度系數(shù)的性能。
使能信號驅(qū)動電路
此電路由圖2所示的三級反向器構(gòu)成。PD為電路的使能信號,輸出A10、A9用來做BIAS和VREF的使能控制。
使能信號的加入,可以降低功耗。當外部的數(shù)字信號還沒有送入轉(zhuǎn)換電路時,PD使能信號使基準電壓電路處于待機狀態(tài),從而降低了功耗:當外部的數(shù)字信號送入轉(zhuǎn)換電路時,PD使能信號使基準電壓電路工作。
為了達到較大的驅(qū)動能力,可以使PD信號通過由Mk1,MK2,MK3,Mh1,Mh2,Mh3組成的反向器,如圖2所示,反向器的管子寬長比逐級增大,驅(qū)動能力逐級提高,輸出A10、A9可以有效地驅(qū)動BIAS和VREF的使能管,解決了因版圖中走線過長或后端電路管子存在寄生電容而導致的驅(qū)動不夠的問題。
偏置電路
偏置電路用來給基準電壓電路的運放提供偏置,如圖3所示。
圖3 偏置電路
圖4 基準電壓產(chǎn)生電路
在圖3電路中,MK、MH、MF、M4、M5、M7為開關(guān)管,M3、M6、MS1~MS6構(gòu)成啟動電路,MC1~MC6可建立起穩(wěn)定的偏置電流。
當A10=0時,開關(guān)管MK、MF 、M5導通,MH、M4、M7關(guān)斷,偏置電路不工作,A8=1;當A10=1時,開關(guān)管MH、M4 、M7導通,MK、MF、M5關(guān)斷,偏置電路正常工作。
PMOS管MS1~MS6是電阻管,上電后 M6導通,A8被拉為低電平,MC1~MC6導通,電源電流從MC1流經(jīng)MC3、MC5到地,N1變?yōu)楦唠娖剑?M3管打開,N2拉低,M6管關(guān)斷。經(jīng)過一段時間后,MC1~MC6建立起穩(wěn)定的偏置電流,啟動電路停止工作。
MC1~MC6和R可以產(chǎn)生一個與電源無關(guān)的電流,MC1、MC2兩支路的電流通過MC5、MC6、R來設定。本質(zhì)上講,I1被自舉到I2,即I1=I2。
VGS5=VGS6+I2R (4)
(5)
從式(5)可看出,電流與電源電壓無關(guān),而與MC5、MC6的寬長比和電阻的值有關(guān),調(diào)整這些值,可以方便地得到需要的偏置電流。
基準電壓產(chǎn)生電路
圖2所示為VREF模塊,其具體結(jié)構(gòu)如圖4所示。
該電路通過RD0、C1濾掉了電源線上的高頻噪聲,使得基準電壓VREF更加穩(wěn)定。
圖4與圖1比較,可知圖4主結(jié)構(gòu)中增加了一個電阻R0,如何調(diào)節(jié)電阻使VREF對溫度的依賴減小,可以通過式(6)~(11)說明:
I1R1=I2R2 (6)
VBE1=VBE2+I2R3 &nbs
p; (7)
I="I"1+I2 (8)
VOUT=VBE1+I1R1+IR0 (9)
把式(6)~(8)帶入(9),得到:
VOUT=VBE1+AVT (10)
(11)
在式(10)中,第一項VBE1具有負的溫度系數(shù),第二項VT具有正的溫度系數(shù),適當選取R0、R1、R2、R3的值,改變A的大小,便可以使兩項之和在室溫下達到零溫度系數(shù)。比較(3)式,因為可調(diào)變量增加,調(diào)節(jié)的范圍變大,則在室溫下VOUT對溫度的依賴為0。
運算放大器的設計
在基準電壓產(chǎn)生電路中,要求運算放大器的增益越大越好,同時保證其相位裕度在60o以上,電路如圖5所示。
圖5 運算放大器電路
圖6 VREF隨溫度變化的特性曲線
圖7 基準電壓隨電源電壓的變化曲線
在圖5中,MK、MH、MF、ME、MD為開關(guān)管,由使能信號A10控制,A10=1時,運算放大器正常工作。MB、MC是用MOS管做的電容,用作裕度補償。同等面積情況下,MOS電容可比多晶硅電容的值大很多,極大地節(jié)省了面積。
該放大器采用兩級推挽輸出,一是可以得到很高的增益;二是可以得到較大的輸出擺幅。M0通過A8將偏置電路中與電源無關(guān)的電流鏡像到M0支路,可以通過調(diào)整偏置電路中的電流來改變運算放大器的偏置點和功耗。
電路仿真結(jié)果
本設計采用0.18μm CSMC-HJ N阱CMOS工藝模型庫,并應用Hspice軟件對電路進行仿真。
溫度特性
電源電壓固定在1.8V,對電路進行-20℃~100℃的溫度掃描,仿真結(jié)果如圖6所示。
從圖6中可看出,VREF的最大和最小值分別是1.2265V和1.2256V,在27℃時,基準電壓是1.2265V。VR
EF的溫度系數(shù)TCF可以用下式來衡量:
(12)
如圖6所示,基準電壓隨溫度的改變而改變,但變化幅度很小,從式(12)可知,TCF<10ppm/℃,滿足DAC電路對基準電壓的要求。
電源抑制特性
對電路進行電源電壓的DC掃描,通過Hspice仿真得到的波形如圖7所示。
圖7是坐標放大圖,從圖中可看出,電源電壓在1.6V~2.0V變化時,基準電壓從1.2264855V僅變化至1.2264875V。
基準電壓的電源抑制特性可用PSRR來衡量,PSRR計算如下:
=153300=103.7dB (13)
可見,基準電壓對電源的抑制性能非常好,幾乎不隨電源電壓改變。