文獻(xiàn)標(biāo)識(shí)碼: A
文章編號(hào): 0258-7998(2013)11-0092-04
本文瞄準(zhǔn)國(guó)際測(cè)試測(cè)量和自動(dòng)化領(lǐng)域的前沿,設(shè)計(jì)了一套集信號(hào)發(fā)生、數(shù)據(jù)采集、分析處理于一體的LCR測(cè)試系統(tǒng),應(yīng)用于實(shí)驗(yàn)教學(xué)、工業(yè)測(cè)控等相關(guān)領(lǐng)域。該系統(tǒng)包括硬件平臺(tái)和軟件平臺(tái)。硬件平臺(tái)采用模塊化的設(shè)計(jì)思想將一些通用的測(cè)量?jī)x器進(jìn)行模塊化,將其集成在虛擬電子測(cè)量?jī)x器集成系統(tǒng)平臺(tái)上,增強(qiáng)了儀器的可重構(gòu)性;軟件平臺(tái)采用圖形化虛擬儀器軟件LabVIEW開(kāi)發(fā)。該軟件開(kāi)放、靈活,與計(jì)算機(jī)技術(shù)保持同步發(fā)展?;赩IIS-EM平臺(tái)的LCR測(cè)試系統(tǒng)集成了儀器技術(shù)、總線技術(shù)、計(jì)算機(jī)技術(shù)、軟件技術(shù)、可測(cè)性設(shè)計(jì)技術(shù)等,是儀器發(fā)展的趨勢(shì)[1-2]。
本文詳細(xì)闡述了一種以Altera公司EP1C3T144C8型號(hào)FPGA為硬件基礎(chǔ),以LabVIEW為軟件核心的LCR測(cè)試儀的設(shè)計(jì)理念及實(shí)施方案,重點(diǎn)論述系統(tǒng)硬件電路設(shè)計(jì)和軟件數(shù)據(jù)分析處理方法。
1 LCR測(cè)試原理
諧振法、電橋法和伏安法是測(cè)量阻抗等元件參數(shù)的三種主要方法。諧振法要求有較高頻率的激勵(lì)信號(hào),一般不容易滿足高精度測(cè)量的要求。電橋法雖然具有較高的測(cè)量精度,但需要進(jìn)行反復(fù)調(diào)節(jié),測(cè)量時(shí)間長(zhǎng),很難實(shí)現(xiàn)快速自動(dòng)測(cè)量。伏安法有固定軸法與自由軸法兩種。固定軸法為了實(shí)現(xiàn)坐標(biāo)軸固定,需要許多專門的硬件電路,如鎖相、鑒相等,因此,硬件電路復(fù)雜,且存在同相誤差。自由軸法采用微處理器直接進(jìn)行矢量運(yùn)算,可省去有關(guān)硬件電路,因此不存在坐標(biāo)軸與矢量電壓不同相產(chǎn)生的誤差,測(cè)試精度高、速度快[3]。本設(shè)計(jì)采用此種方法, 既充分利用了現(xiàn)代計(jì)算機(jī)技術(shù),又體現(xiàn)了虛擬儀器的優(yōu)勢(shì)。自由軸法測(cè)量LCR原理如圖1所示。MCU和FPGA通過(guò)多路選擇開(kāi)關(guān)控制采集被測(cè)信號(hào)和標(biāo)準(zhǔn)信號(hào),將采集到的數(shù)據(jù)送入緩沖放大以及一系列硬件電路,最終傳給上層軟件LabVIEW處理顯示。
2 系統(tǒng)總體設(shè)計(jì)方案
信號(hào)源產(chǎn)生激勵(lì)信號(hào)和基準(zhǔn)信號(hào)兩路正弦波信號(hào)。信號(hào)發(fā)生器產(chǎn)生頻率100 Hz~50 kHz、幅度5 mV~1.5 V的測(cè)量信號(hào),用來(lái)激勵(lì)被測(cè)對(duì)象。為模擬實(shí)際電路條件,偏置電源可以對(duì)被測(cè)元件加上一定的直流偏壓。輸入電路部分用四端對(duì)結(jié)構(gòu)引入被測(cè)元器件,有效降低因輸入被測(cè)元件引起的系統(tǒng)誤差。相敏檢波把前端采集到的被測(cè)信號(hào)與基準(zhǔn)信號(hào)的四路基準(zhǔn)信號(hào)分別相乘,將矢量電壓分離成投影在0°和90°或180°和270°坐標(biāo)軸上的量。A/D轉(zhuǎn)換電路把相敏檢波的結(jié)果從模擬量變?yōu)閿?shù)字量。LabVIEW軟件通過(guò)前面版分析處理被測(cè)件對(duì)象Zx 的阻抗值,以進(jìn)行顯示。系統(tǒng)圖如圖2所示。
3 LCR系統(tǒng)設(shè)計(jì)中的難點(diǎn)和關(guān)鍵技術(shù)
前端激勵(lì)源的實(shí)現(xiàn)、前端電路的設(shè)計(jì)、相敏檢波的實(shí)現(xiàn)和系統(tǒng)軟件設(shè)計(jì)是本設(shè)計(jì)中的難點(diǎn)和創(chuàng)新點(diǎn)。
3.1 激勵(lì)源
前端激勵(lì)源的實(shí)現(xiàn)利用DDS數(shù)字合成技術(shù)設(shè)計(jì)。激勵(lì)源的頻譜純度、信噪比的高低直接影響到系統(tǒng)的測(cè)試測(cè)量精度。常用的DDS數(shù)字合成系統(tǒng)如圖3所示。該DDS系統(tǒng)的核心是相位累加器,它由一個(gè)加法器和一個(gè)N位相位寄存器組成,N一般為24~32 bit。每來(lái)一個(gè)時(shí)鐘,相位寄存器以步長(zhǎng)M增加。相位寄存器的輸出與相位控制字相加,然后輸入到正弦查詢表地址上。正弦查詢表包含一個(gè)周期正弦波的數(shù)字幅度信息,每個(gè)地址對(duì)應(yīng)正弦波中0°~360°范圍的一個(gè)相位點(diǎn)。查詢表把輸入的地址相位信息映射成正弦波幅度信號(hào),經(jīng)過(guò)D/A變換,輸出模擬信號(hào)。相位寄存器每經(jīng)過(guò)N/M個(gè)時(shí)鐘后回到初始狀態(tài),相應(yīng)地正弦查詢表經(jīng)過(guò)一個(gè)循環(huán)回到初始位置,系統(tǒng)輸出一個(gè)正弦波。輸出的正弦波頻率為:
本設(shè)計(jì)中利用FPGA芯片與D/A轉(zhuǎn)換器進(jìn)行DDS數(shù)字合成,則具有輸出頻率寬、精度高、轉(zhuǎn)換速度快、硬件電路簡(jiǎn)單靈活、價(jià)格相對(duì)便宜等優(yōu)點(diǎn)。電路如圖4所示。
3.2 前端電路
前端電路主要是實(shí)現(xiàn)I-V的變換,將標(biāo)準(zhǔn)電阻的電壓降和被測(cè)元件的電壓降進(jìn)行分離,送后級(jí)調(diào)理單元處理。I-V變換模塊部分,大多采用自動(dòng)平衡電橋的方法實(shí)現(xiàn)。其具有穩(wěn)定性好、測(cè)量精度高等優(yōu)點(diǎn)。
在普通的終端方式中,互感、干擾和一些未知因素將對(duì)測(cè)量結(jié)果產(chǎn)生很大的影響,特別是在高頻情況下更是如此。為了提高測(cè)量精度,本測(cè)試系統(tǒng)采用4端對(duì)結(jié)構(gòu)來(lái)消除上述因素的影響。電路如圖5所示。
自動(dòng)平衡電橋法測(cè)量阻抗有很寬的動(dòng)態(tài)范圍,這是因?yàn)閳D5所示的電橋電路中,標(biāo)準(zhǔn)電阻Zr的取值可以有許多檔。本次設(shè)計(jì)設(shè)置了20 Ω、2 kΩ、50 kΩ三檔標(biāo)準(zhǔn)量程電阻,并用繼電器進(jìn)行標(biāo)準(zhǔn)電阻的切換。這樣無(wú)論阻抗高低,電橋都能平衡,采集到的電壓值都在合適的范圍內(nèi),可以進(jìn)行準(zhǔn)確的阻抗測(cè)量,只要保證了電壓測(cè)量的準(zhǔn)確度,也就保證了阻抗測(cè)量的準(zhǔn)確度。
3.3 相敏檢波
相敏檢波的實(shí)現(xiàn),是硬件電路最關(guān)鍵的部分,也是系統(tǒng)設(shè)計(jì)的難點(diǎn)所在,該部分采用全波乘法器,取其有效直流分量。
電路參考圖4。ROM1和ROM2共用地址線和時(shí)鐘線,保證了激勵(lì)源和參考信號(hào)同頻率。地址累加器的初始值通過(guò)sel[1..0]選擇,與4個(gè)初相位相對(duì)應(yīng)。波形ROM2與4個(gè)初相位分別相加,即可輸出4組與激勵(lì)信號(hào)源同頻率的彼此相位差 90°的正弦參考信號(hào)幅度控制字。ROM2輸出的8位數(shù)據(jù)信號(hào)送到8位乘法型D/A轉(zhuǎn)換器AD5428的輸入,待檢測(cè)信號(hào)加到參考電壓端。這樣,在AD5428內(nèi)部對(duì)基準(zhǔn)相位信號(hào)與被測(cè)信號(hào)相乘,實(shí)現(xiàn)了數(shù)字全波鑒相。
投影分量(實(shí)部);當(dāng)用90°相位參考信號(hào)時(shí),輸出的結(jié)果正比于被測(cè)信號(hào)在y軸的投影分量(虛部)。低通濾波器的輸出通過(guò)Σ-△型A/D轉(zhuǎn)換器ADS1232對(duì)直流分量進(jìn)行模數(shù)轉(zhuǎn)換。
4 系統(tǒng)軟件設(shè)計(jì)
微處理和FPGA將硬件采集到的數(shù)據(jù)經(jīng)過(guò)USB總線上傳給系統(tǒng)上位機(jī),由LabVIEW進(jìn)行數(shù)據(jù)接收、處理及顯示。LCR測(cè)試儀軟件設(shè)計(jì)主要包括LabVIEW前面板和后面板程序框圖兩部分。前面板即用戶界面,定義各種控件,設(shè)置儀器參數(shù)和顯示被測(cè)數(shù)據(jù)。程序框圖用以控制數(shù)據(jù)流,并對(duì)上傳數(shù)據(jù)進(jìn)行運(yùn)算處理。
4.1 底層數(shù)據(jù)處理
應(yīng)用程序采用模塊化的設(shè)計(jì)思想,將各部分功能模塊化并封裝成子VI。在自動(dòng)測(cè)量子VI時(shí),微處理器根據(jù)前端反饋數(shù)據(jù)自動(dòng)選擇一組最優(yōu)參數(shù)(如標(biāo)準(zhǔn)電阻、放大倍數(shù)),以使得測(cè)量結(jié)果不致有太大偏差。通過(guò)依次調(diào)用自動(dòng)選擇標(biāo)準(zhǔn)電阻、自動(dòng)調(diào)節(jié)放大倍數(shù)、單次測(cè)量以及計(jì)算各參數(shù)測(cè)量結(jié)果的4個(gè)函數(shù)來(lái)實(shí)現(xiàn)。單次自動(dòng)測(cè)量后面板程序如圖6。該設(shè)計(jì)連續(xù)調(diào)用動(dòng)態(tài)鏈接庫(kù),其基本動(dòng)作操作和數(shù)據(jù)處理均在VC中編程實(shí)現(xiàn)。
4.2 上層數(shù)據(jù)測(cè)試
前面板是程序的界面,有控制量和顯示量?jī)深悓?duì)象。在前面板中,控制量模擬了儀器的輸入裝置并把數(shù)據(jù)提供給VI的框圖程序;顯示量是模擬了儀器的輸出裝置并顯示由框圖程序獲得或產(chǎn)生的數(shù)據(jù)。將測(cè)試頻率設(shè)為1 000 Hz,標(biāo)準(zhǔn)電阻5 00 Ω,信號(hào)幅度100 mV,偏置電壓0 V,手動(dòng)選擇單次測(cè)量一個(gè)標(biāo)稱值是560 Ω的電阻。最后測(cè)得兩種模式下的測(cè)量結(jié)果,串聯(lián)模式下:555.99 Ω;并聯(lián)模式下:555.99 Ω,測(cè)量參數(shù)R指示燈高亮。同時(shí)參數(shù)可連續(xù)手動(dòng)設(shè)置,亦可自動(dòng)選擇一組最優(yōu)參數(shù),對(duì)被測(cè)對(duì)象進(jìn)行測(cè)量。
4.3 實(shí)測(cè)對(duì)比
本儀器與安捷倫LCR測(cè)試儀E4980A型號(hào)相比,L、C、R測(cè)試結(jié)果如表1所示。
參照儀器為安捷倫LCR測(cè)試儀E4980A;參數(shù)設(shè)置1.28 V正弦信號(hào),100 Hz~100 kHz測(cè)試頻率,測(cè)量設(shè)置為手動(dòng)方式。由于E4980A型LCR測(cè)試儀的基本測(cè)量精度為±0.05%,而本測(cè)試儀的測(cè)試結(jié)果與其最大偏差小于0.20%,因此本設(shè)計(jì)的測(cè)量精度可達(dá)到±0.25%。
采用此種方式構(gòu)建的LCR測(cè)試儀器簡(jiǎn)化了部分電路硬件,提高了可靠性,節(jié)約了成本,縮短了開(kāi)發(fā)周期,能夠?qū)﹄娮?、電感、電容以及關(guān)聯(lián)參數(shù)進(jìn)行快速、準(zhǔn)確檢測(cè)。以軟件替代傳統(tǒng)儀器的信號(hào)分析及顯示等硬件電路,增強(qiáng)了儀器的可操作性,并增加了用戶自定義功能。與傳統(tǒng)儀器相比,其價(jià)格低、可復(fù)用、可配置性強(qiáng),具有一定的實(shí)用價(jià)值和推廣價(jià)值。其優(yōu)勢(shì)使得虛擬儀器逐步代替?zhèn)鹘y(tǒng)儀器成為測(cè)試領(lǐng)域發(fā)展的可能。該設(shè)計(jì)方案中的方法還存在一些不足,同時(shí)硬件電路中的精密電阻的精度會(huì)影響到測(cè)試儀的測(cè)量精度,有待進(jìn)一步的提高。
參考文獻(xiàn)
[1] 張海平. 分析LabVIEW控制下的數(shù)據(jù)采集系統(tǒng)[J].企業(yè)技術(shù)開(kāi)發(fā),2011,30(24):71.
[2] 韋建榮.可重構(gòu)測(cè)控系統(tǒng)的研究與設(shè)計(jì)[D].長(zhǎng)春:吉林大學(xué),2006.
[3] 柏荷,林君,韋建榮. 一種虛擬LCR測(cè)試儀的設(shè)計(jì)[J].長(zhǎng)春理工大學(xué)學(xué)報(bào)(自然科學(xué)版),2007,30(3):37-39.
[4] 阮奇楨. 我和LabVIEW[M].北京:北京航空航天大學(xué)出版社,2009.
[5] 艾延廷,黃福幸,李杰. 基于LabVIEW的虛擬信號(hào)分析儀軟件設(shè)計(jì)[J].傳感器與儀器儀表,2005,21(5):171-172.
[6] 劉波文,張軍,何勇. FPGA嵌入式項(xiàng)目開(kāi)發(fā)[M].北京:北京航空航天大學(xué)出版社,2012.
[7] HENGKIETISAK S. Laboratory digital signal analysis with virtual spectrum analyzer[J]. IEEE Transactions on Education, 2007,24(6):91-93.
[8] 劉延飛,郭鎖利,王曉戎,等.基于Altera FPGA/CPLD的電子系統(tǒng)設(shè)計(jì)及工程實(shí)踐[M].北京:人民郵電出版社,2009.