簡介：模擬語音信號變成數(shù)字語音信號，必須經(jīng)過Ａ／Ｄ轉換，反之，則要進行Ｄ／Ａ轉換。有些語音算法，如ＭＰＥＧ音頻算法要求高保真立體聲，多速率可調，因此選用恰當?shù)模粒?，Ｄ／Ａ轉換器是進行語音處理首先要考慮的問題。ＡＤＳＰ２１８１具有３０ｎｓ的指令周期，內部具有１６Ｋ×１６數(shù)據(jù)ＲＡＭ和１６Ｋ×２４的程序ＲＡＭ，可滿足一般語音處理對速度和存儲的要求。ＡＤＳＰ２１８１還有一個內部ＤＭＡ接口，能方便地與ＰＣ機交換數(shù)據(jù)。ＡＤＳＰ２１８１還具有可全雙工工作的兩個獨立的串行口，它在進行實時語音編解碼處理時也能全雙工工作。

基本特點：

AD公司的DSP處理芯片ADSP2181是一種16b的定點DSP芯片，他內部存儲空間大、運算功能強、接口能力強。

具有以下主要性能：

    ·２５ｎｓ的單周期指令執(zhí)行時間

    ·片內１６Ｋ字程序存儲器ＰＲＡＭ;片內１６Ｋ字數(shù)據(jù)存儲器ＤＲＡＭ

    ·三個獨立的計算單元ＡＬＵ、乘法／累加器和桶形移位器

    ·兩個獨立的地址發(fā)生器

    ·強有力的程序定序器

    ·循環(huán)無額外時鐘開銷

    ·條件算術指令

    ·具有壓擴硬件和自動數(shù)據(jù)緩沖的兩個雙緩沖串行口

    ·可編程的內部定時器

    ·可編程的等待狀態(tài)發(fā)生器

    ·１６比特內部ＤＭＡ口可快速訪問片內存儲器

    ·具有２０４８個存儲單元的Ｉ／Ｏ口支持并行的外圍設備

    ·１３個可編程的標志管腳可提供靈活的系統(tǒng)信令

    ·ＥＰＲＯＭ的自動引導或通過內部ＤＭＡ口自動引導

方案特點

The evaluation board is designed to be used in conjunction with VisualDSP++™ development environment to test the capabilities of the ADSP-2181 DSPs.

Analog Devices ADSP-2181SK-133 processor

! Operating at an instruction rate of 33 MHz (16.667 external clock)

• Analog Audio Interface

! AD1847 – Analog Devices stereo codec

• Analog Inputs

! One stereo pair of 2V RMS AC coupled line-level inputs

! One stereo pair of 20 mV RMS AC coupled microphone inputs

• Analog Outputs

! One stereo pair of 1V RMS AC coupled line-level outputs

• Power Source

! 8 to 10V DC at 300 mA

• Environment

! 0 to 70o centigrade

! 10 to 90 percent relative humidity (non condensing)

• RS-232 Interface

• Socketed EPROM

• User push buttons

• Expansion connectors

• User configurable jumper

參考原理圖

圖1 方案系統(tǒng)圖

圖2： 系統(tǒng)原理圖1

圖3   系統(tǒng)原理圖2

圖4  系統(tǒng)原理圖3


圖5  系統(tǒng)layout

詳情請見：
http://www.analog.com/static/imported-files/eval_kit_manuals/442236245ADSP_2181_EZ_KIT_Lite_Legacy.pdf