簡(jiǎn)介：模擬語音信號(hào)變成數(shù)字語音信號(hào)，必須經(jīng)過Ａ／Ｄ轉(zhuǎn)換，反之，則要進(jìn)行Ｄ／Ａ轉(zhuǎn)換。有些語音算法，如ＭＰＥＧ音頻算法要求高保真立體聲，多速率可調(diào)，因此選用恰當(dāng)?shù)模粒模模赁D(zhuǎn)換器是進(jìn)行語音處理首先要考慮的問題。ＡＤＳＰ２１８１具有３０ｎｓ的指令周期，內(nèi)部具有１６Ｋ×１６數(shù)據(jù)ＲＡＭ和１６Ｋ×２４的程序ＲＡＭ，可滿足一般語音處理對(duì)速度和存儲(chǔ)的要求。ＡＤＳＰ２１８１還有一個(gè)內(nèi)部ＤＭＡ接口，能方便地與ＰＣ機(jī)交換數(shù)據(jù)。ＡＤＳＰ２１８１還具有可全雙工工作的兩個(gè)獨(dú)立的串行口，它在進(jìn)行實(shí)時(shí)語音編解碼處理時(shí)也能全雙工工作。
基本特點(diǎn)：
AD公司的DSP處理芯片ADSP2181是一種16b的定點(diǎn)DSP芯片，他內(nèi)部存儲(chǔ)空間大、運(yùn)算功能強(qiáng)、接口能力強(qiáng)。
具有以下主要性能：
·２５ｎｓ的單周期指令執(zhí)行時(shí)間
·片內(nèi)１６Ｋ字程序存儲(chǔ)器ＰＲＡＭ;片內(nèi)１６Ｋ字?jǐn)?shù)據(jù)存儲(chǔ)器ＤＲＡＭ
·三個(gè)獨(dú)立的計(jì)算單元ＡＬＵ、乘法／累加器和桶形移位器
·兩個(gè)獨(dú)立的地址發(fā)生器
·強(qiáng)有力的程序定序器
·循環(huán)無額外時(shí)鐘開銷
·條件算術(shù)指令
·具有壓擴(kuò)硬件和自動(dòng)數(shù)據(jù)緩沖的兩個(gè)雙緩沖串行口
·可編程的內(nèi)部定時(shí)器
·可編程的等待狀態(tài)發(fā)生器
·１６比特內(nèi)部ＤＭＡ口可快速訪問片內(nèi)存儲(chǔ)器
·具有２０４８?jìng)€(gè)存儲(chǔ)單元的Ｉ／Ｏ口支持并行的外圍設(shè)備
·１３個(gè)可編程的標(biāo)志管腳可提供靈活的系統(tǒng)信令
·ＥＰＲＯＭ的自動(dòng)引導(dǎo)或通過內(nèi)部ＤＭＡ口自動(dòng)引導(dǎo)
方案特點(diǎn)
The evaluation board is designed to be used in conjunction with VisualDSP++™ development environment to test the capabilities of the ADSP-2181 DSPs.
Analog Devices ADSP-2181SK-133 processor
! Operating at an instruction rate of 33 MHz (16.667 external clock)
• Analog Audio Interface
! AD1847 – Analog Devices stereo codec
• Analog Inputs
! One stereo pair of 2V RMS AC coupled line-level inputs
! One stereo pair of 20 mV RMS AC coupled microphone inputs
• Analog Outputs
! One stereo pair of 1V RMS AC coupled line-level outputs
• Power Source
! 8 to 10V DC at 300 mA
• Environment
! 0 to 70o centigrade
! 10 to 90 percent relative humidity (non condensing)
• RS-232 Interface
• Socketed EPROM
• User push buttons
• Expansion connectors
• User configurable jumper
參考原理圖
圖1 方案系統(tǒng)圖
圖2： 系統(tǒng)原理圖1
圖3 系統(tǒng)原理圖2
圖4 系統(tǒng)原理圖3
圖5 系統(tǒng)layout
詳情請(qǐng)見：
http://www.analog.com/static/imported-files/eval_kit_manuals/442236245ADSP_2181_EZ_KIT_Lite_Legacy.pdf
