無線通信技術(shù)的迅速發(fā)展和廣泛應(yīng)用給人們的生活帶來了極大的便利,但同時(shí)也會被違法犯罪分子所利用，使失密、泄密的渠道更加難以控制。通過無線通信手段的失密、泄密問題日益嚴(yán)峻, 同時(shí)也向保密技術(shù)和電子對抗技術(shù)提出了極大的挑戰(zhàn)。無線通信是一個(gè)開放的電子通信系統(tǒng), 防止通過無線通信手段的失密行為最直接的方法就是在必要時(shí)對一定空間范圍內(nèi)的無線接收機(jī)進(jìn)行壓制式干擾, 使其無法正常接收發(fā)射機(jī)發(fā)射的信號[1]。

    壓制性干擾的定義為用噪聲或噪聲樣的干擾信號遮蓋或淹沒有用信號, 阻止對方用電磁波獲取目標(biāo)信息。壓制性干擾按頻譜特性一般可分為寬帶阻塞式、瞄準(zhǔn)式和掃頻式三大類。每種方式都有其特點(diǎn)和應(yīng)用場合[2-4]。
    傳統(tǒng)的壓制系統(tǒng)壓制方式單一，頻率范圍小，系統(tǒng)結(jié)構(gòu)復(fù)雜。本文提出一種結(jié)合模擬和數(shù)字方式，由FPGA作為主控，基于DDS原理的壓制系統(tǒng)。本壓制系統(tǒng)同時(shí)具備三種壓制方式，頻率范圍大，中心頻率和帶寬步進(jìn)可調(diào)。
1 系統(tǒng)基本原理
    系統(tǒng)方案框圖如圖1所示。

    高斯分布的基帶噪聲由噪聲二極管齊納擊穿產(chǎn)生，經(jīng)調(diào)理電路放大后，由ADC采樣后送入核心處理器進(jìn)行處理。在FPGA中構(gòu)建偽隨機(jī)序列雖然相對不復(fù)雜，但序列長度有限，實(shí)時(shí)性不好，所以本文仍然采用模擬的方式產(chǎn)生真正的噪聲。在FPGA中構(gòu)建的DDS模塊為本系統(tǒng)的核心。DDS的基本原理如圖2所示[5-6]。其輸出頻率fout=M×fclk/2N。其中，M為頻率控制字，N為波形查找表的位數(shù),本系統(tǒng)使用20 bit；fclk為參考時(shí)鐘，是本設(shè)計(jì)的DDS模塊實(shí)際工作的等效時(shí)鐘。FPGA選用Altera公司Stratix II系列芯片，系統(tǒng)倍頻后的工作頻率為140 MHz，四通道并行處理等效時(shí)鐘為560 MHz[7-8]，故輸出信號的頻率分辨率為Δf=fclk/2N=534 Hz。為了與標(biāo)準(zhǔn)射頻設(shè)備兼容，本系統(tǒng)輸出fout是中心頻率為70 MHz的中頻信號，對應(yīng)的中心頻率控制字為M0=217（0x20000）。以寬帶阻塞式壓制為例，介紹頻率控制字的生成方法。

    根據(jù)相關(guān)文獻(xiàn)，寬帶阻塞式壓制一般選用噪聲調(diào)頻信號。噪聲調(diào)頻信號的時(shí)域表達(dá)式為：
    
  
為上變頻后的頻譜圖，(c)圖為中心頻率500 MHz、帶寬1 MHz的噪聲調(diào)頻信號，(d)圖為中心頻率300 MHz、帶寬20 kHz的噪聲調(diào)頻信號。從圖中可以看出，輸出信號頻譜分布與理論設(shè)計(jì)基本一致。

    在2010年及以前的幾年中，每次國家統(tǒng)一的大型考試中，通過無線電監(jiān)測均能發(fā)現(xiàn)數(shù)個(gè)非法信號在傳輸作弊信息，但僅靠教育說服已不能完全杜絕，且每次僅能發(fā)現(xiàn)幾個(gè)參與作弊的帶接收設(shè)備進(jìn)入考場的考生，極大地影響了考試公平，造成了不好的影響。在2011年底到2012年初的幾次考試中，在相關(guān)執(zhí)法部門的配合下，通過使用本設(shè)備，配合我校研制的監(jiān)測和定位設(shè)備，使大部分非法接收設(shè)備無法正常接收信號，并繳獲發(fā)送設(shè)備數(shù)臺，抓獲犯罪分子數(shù)人，保證了考試的公平公正。
    本系統(tǒng)同樣可以在電子戰(zhàn)中作干擾源裝備部隊(duì)，應(yīng)用于雷達(dá)對抗、電子干擾等。
    本系統(tǒng)DDS信號輸出為標(biāo)準(zhǔn)70 MHz中頻信號，可與市場上的大部分廠家的上變頻器和功放接口，進(jìn)一步擴(kuò)大其頻率輸出范圍和功率輸出范圍，應(yīng)用到更多的場合。
參考文獻(xiàn)
[1] 呂波，張曉發(fā).噪聲壓制式手機(jī)干擾機(jī)設(shè)計(jì)[J].電子工程師，2004，30（6）：28-30.
[2] 胡修林，熊小蘭.典型壓制性干擾的建模與仿真[J].自動(dòng)化技術(shù)與應(yīng)用，2006，25（12）：75-77.
[3] 洪韜，王超，張學(xué)斌.壓制式毫米波干擾模擬器設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2008，34（8）：97-99.
[4] 呂波，張曉發(fā)，袁乃昌.數(shù)字噪聲調(diào)頻寬帶干擾源設(shè)計(jì)[J].電測與儀表，2008，20（1）：54-57.
[5] 戈立軍，吳虹，司敏山.基于DDS技術(shù)的FM信號發(fā)生器的設(shè)計(jì)及其FPGA實(shí)現(xiàn)[J].南開大學(xué)學(xué)報(bào)（自然科學(xué)版），2007，40（6）：95-99.
[6] 周俊峰.基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用，2002，28（12）：74-76.
[7] 徐鑫，凌小峰，宮新保.寬帶噪聲調(diào)頻信號產(chǎn)生系統(tǒng)的數(shù)字化硬件實(shí)現(xiàn)[J].航天電子對抗，2009，25（5）：47-50.
[8] 周國富.基于FPGA的并行DDS[J].電子技術(shù)應(yīng)用，2007，33（10）：41-43.
[9] 鄧耀華，吳黎明，張力鍇，等.基于FPGA的雙DDS任意波發(fā)生器設(shè)計(jì)與雜散噪聲抑制方法[J].儀器儀表學(xué)報(bào)，2010，30（11）：2256-2262.
[10] 田書林，劉科，周鵬.基于雙DDS的高速任意波形發(fā)生器實(shí)現(xiàn)技術(shù)[J].儀器儀表學(xué)報(bào)，2004，25（8）：557-560.