《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 模擬設(shè)計(jì) > 設(shè)計(jì)應(yīng)用 > 為基于VPX的PCIe系統(tǒng)做一個(gè)異步時(shí)鐘
為基于VPX的PCIe系統(tǒng)做一個(gè)異步時(shí)鐘
摘要: 本設(shè)計(jì)用PCIe的VITA46.4在一個(gè)VPX系統(tǒng)中的外設(shè)卡和主控制器之間傳送數(shù)據(jù)。它采用了PCIeRevision1,工作速度為2.5Gbps。
Abstract:
Key words :

VITA46 VPX標(biāo)準(zhǔn)定義了一種通用尺寸的機(jī)箱,它可以容納各種形式的卡(參考文獻(xiàn)1)。這些卡插到一個(gè)通用背板上。本設(shè)計(jì)用PCIe的VITA46.4在一個(gè)VPX系統(tǒng)中的外設(shè)卡和主控制器之間傳送數(shù)據(jù)。它采用了PCIe Revision 1,工作速度為2.5Gbps。所有符合VPX的卡都必須使用自己的獨(dú)立時(shí)鐘,這與其它符合PCIe要求的系統(tǒng)不同,如PC。VPX外設(shè)卡也必須為PCIe事務(wù)建立自己的時(shí)鐘,這意味著,時(shí)鐘與主單板機(jī)是相位無(wú)關(guān)的。因此,外設(shè)時(shí)鐘是異步時(shí)鐘。PCIe標(biāo)準(zhǔn)允許這種情況,而對(duì)所有異步PCIe時(shí)鐘有嚴(yán)格的抖動(dòng)容差要求。

本設(shè)計(jì)中的外設(shè)卡使用了一片F(xiàn)PGA作為數(shù)字處理主器件。FPGA供應(yīng)商的評(píng)估板通常采用PCIe接口,但板上不使用異步時(shí)鐘。為了實(shí)現(xiàn)異步時(shí)鐘, 可以用一只與某種型號(hào)振蕩晶體精確匹配的時(shí)鐘芯片(圖1)。時(shí)鐘芯片IC對(duì)晶體有抖動(dòng)、老化和阻抗方面的要求。晶體應(yīng)在-40°C~+85°C的溫度區(qū)間內(nèi)保證這些要求。必須使用CY24293數(shù)據(jù)表中的公式計(jì)算晶體的負(fù)載電容值。來(lái)自CY24293的時(shí)鐘被直接送入FPGA的高速收發(fā)器時(shí)鐘引腳,從而獲得了外設(shè)卡與單板機(jī)之間可靠的PCIe分組傳輸。CY24293還有一些其它的元件與布局要求,它采用一種PCIe設(shè)備走線配置,要求有阻抗可控的特殊長(zhǎng)度走線,以及特殊值的串聯(lián)電阻。

圖1,本電路將一個(gè)時(shí)鐘發(fā)生器輸出送至FPGA,獲得一個(gè)異步VPX時(shí)鐘

圖1,本電路將一個(gè)時(shí)鐘發(fā)生器輸出送至FPGA,獲得一個(gè)異步VPX時(shí)鐘

此內(nèi)容為AET網(wǎng)站原創(chuàng),未經(jīng)授權(quán)禁止轉(zhuǎn)載。