隨著數(shù)字語音壓縮技術(shù)的應用領域越來越廣，將高質(zhì)量語音編碼算法實用化的需求也越來越迫切。16kbit/s LD－CELP ITU－T G.728語音編碼標準，采用后向自適應技術(shù)，單向編碼延遲小于2ms，主觀評價MOS分4.0，達到進入公眾通信網(wǎng)的需求，因而廣泛適用于數(shù)字衛(wèi)星系統(tǒng)、數(shù)字線路倍增設備(DCME)、綜合業(yè)務數(shù)字網(wǎng)(ISDN)、公共交換電話網(wǎng)(PSTN)、話音存儲轉(zhuǎn)發(fā)系統(tǒng)等。但其算法復雜度高，運算量龐大，定點實現(xiàn)時，一路全雙工約需30～40MIPS。一般通用的數(shù)字信號處理器(DSP)，只能做到一片DSP實現(xiàn)一路G.728語音編解碼。
　　TMS320C6201是TI公司最新推出的C6X數(shù)字信號處理芯片系列中具代表性的定點處理芯片。由于內(nèi)部含有具備超長指令字(VLIW)處理能力的CPU和8個功能單元，故它可在一個時鐘周期內(nèi)執(zhí)行多達8條指令。此外，1M位的片內(nèi)RAM、可擴展的外部RAM接口和靈活的外圍設備使其成為實現(xiàn)具有高速運算的復雜處理系統(tǒng)的首選芯片。
　　本文研究了在單片TMS320C6201芯片上實時實現(xiàn)ITU－T G.728語音編碼標準，實驗結(jié)果表明，單片TMS320C6201能實現(xiàn)至少4路語音編解碼。這對于擴展基于G.728標準的單路處理系統(tǒng)的功能或降低基于G.728標準的多路處理系統(tǒng)的系統(tǒng)復雜度都具有現(xiàn)實的意義。
　　文中將扼要介紹G.728編解碼算法和TMS320C6201芯片，并詳細討論G.728算法在TMS320C6201上的實時實現(xiàn)，最后給出結(jié)論。
1 G.728語音編解碼原理簡介
　　圖1給出了G.728語音編解碼器的原理框圖。

　　編碼器中五個連續(xù)語音樣點形成一個5維語音矢量。激勵碼本中共有1024個5維的碼矢量，對于每個輸入語音矢量，編碼器利用合成分析法從碼本中搜索出最佳碼矢，然后將其標號選出，LP系數(shù)和增益均由后向自適應提取和更新。
　　解碼操作也是逐個矢量地進行。根據(jù)接收到的碼本標號，從激勵碼本中找到相應的激勵矢量，經(jīng)過增益調(diào)整后得到激勵信號，將其輸入綜合濾波器合成語音信號，再經(jīng)自適應后濾波處理，以增強語音的主觀感覺質(zhì)量。
　　由于編碼器只緩沖5個樣點(一個語音矢量)，在8kHz的采樣率下，算法延遲只有0.625ms，加上處理延遲和傳輸延遲，故總的單向編碼延遲小于2ms。采用后向自適應技術(shù)，預測器參數(shù)在解碼端通過LP分析恢復，不再作為傳輸內(nèi)容，編解碼器間僅需傳送最佳碼矢的索引值，故碼率為10bit/0.625ms＝16kbit/s。
2 TMS320C6201定點數(shù)字信號處理芯片簡介
　　TMS320C6201是美國德州儀器公司(TI)最新推出的含多處理單元的C6X數(shù)字信號處理芯片中具有代表性的定點芯片。VLIW結(jié)構(gòu)提供的高輸出量、高效開發(fā)工具保證的易用性、以及可接受的價格，使得TMS320C6201成為高速運算的理想選擇。以下從硬件結(jié)構(gòu)和軟件資源兩方面，簡要介紹TMS320C6201芯片。
2.1 C6201的硬件結(jié)構(gòu)
2.1.1 CPU
　　采用了VelociTI的VLIW結(jié)構(gòu)，因而在每個時鐘周期內(nèi)最多可并行執(zhí)行八條32位寬(一個字長)的指令，在200MHz的主頻下可以得到1600MIPS的高處理速度。CPU中包括了兩套對稱的運算單元(L，S，M，D)和相應的兩套寄存器組，每組有16個32位寬的寄存器。
2.1.2 存儲空間
　　C6201的地址總線為32位，尋址范圍達到4GB。存儲空間可分為四部分：片內(nèi)程序空間、片內(nèi)數(shù)據(jù)空間、外部存儲空間和內(nèi)部外圍設備空間，可通過對五個BOOTMODE引腳的靈活設置設定各空間的地址范圍。片內(nèi)數(shù)據(jù)空間分成四個8K×16的交織塊，使得CPU可同時訪問數(shù)據(jù)RAM的兩個塊而不會發(fā)生沖突。片內(nèi)程序空間可設為Cache ，存儲經(jīng)常使用的代碼，減少片外訪問次數(shù)，從而提高程序運行速度。
2.1.3 外設
　　C6201的外圍設備包括DMA控制器、主機接口(HPI)、中斷選擇等。兩個多通道緩存串行口(McBSP)，除多通道、雙緩存外，還支持多種數(shù)據(jù)格式、硬件A/μ率壓擴、位時鐘和幀時鐘的靈活編程。
2.2 C6201的軟件資源
2.2.1 豐富的指令
　　C6201的指令集共有五十余條指令，大部分是單周期的，可完成數(shù)據(jù)傳輸、算術(shù)邏輯運算和程序控制等功能。指令支持8/16/32位數(shù)據(jù)存取，給不同結(jié)構(gòu)的數(shù)據(jù)操作帶來方便。由于多處理單元的采用，在無資源沖突下，C6201最多可并行執(zhí)行8條基本指令。
2.2.2 流水線操作
　　流水線操作和超長指令字是C6201的高性能特點。其指令執(zhí)行可分為四個步驟：取指(Fetch)、指令拆裝(Dispatch)、譯碼(Decode)、執(zhí)行(Execute)。流水線操作即指以上四個步驟的并行操作。由于引入了多單元結(jié)構(gòu)和超長指令字，所以和常見的數(shù)字處理芯片相比，多了一個指令拆裝的過程。
2.2.3 靈活的尋址方式
　　C6201支持多種尋址方式，如寄存器尋址、直接尋址、短立即數(shù)尋址、長立即數(shù)尋址和相對尋址。此外，它還提供循環(huán)尋址方式，適用于相關(guān)和卷積運算中的存儲器尋址。
3 G.728在TMS320C6201上的實時實現(xiàn)
3.1 硬件結(jié)構(gòu)
　　由上面介紹的TMS320C6201的結(jié)構(gòu)特點可見，以C6201為核心器件，輔以相應的輸入輸出電路，可完成對單路語音信號的實時編解碼工作，同時具備多路(如T1/E1一次群)語音信號的輸入輸出接口。
　　本文應用了TI公司的TMS320C6201EVM板。板上配有單片TMS320C6201和與串口McBSP0連接的16位A/D芯片CS4231。EVM板通過ISA總線與PC機相連，啟動時由PC機將程序裝載入C6201的片內(nèi)存儲空間，在C6201全速運行時，PC機可以查詢其運行狀態(tài)，讀取壓縮后的G.728碼流，或送入待解碼的G.728碼流。串口0接CS4231，用于接收和發(fā)送模擬信號；串口1用于接收和發(fā)送已壓縮的G.728碼流，因此系統(tǒng)可仿真實現(xiàn)單路G.728語音編解碼。通過進一步對算法復雜度的分析，可判斷多路G.728編解碼的實現(xiàn)能力。
3.2 軟件開發(fā)
　　編解碼軟件采用定點算法，用標準ANSIC語言和TMS320C6201匯編語言混合編制完成。軟件包括主處理程序和中斷服務程序，流程圖如圖2所示。

　　在編程中，需注意以下幾點：
　　(1)雙緩沖區(qū)的運用
　　為實時處理輸入語音和合成語音，避免數(shù)據(jù)覆蓋，必須設置兩個雙緩沖區(qū)。對編碼過程而言，當串口將語音信號寫入輸入緩沖區(qū)A時，編碼器處理輸入緩沖區(qū)B中已存儲的5個語音樣點；同理，對解碼過程，當串口送出輸出緩沖區(qū)A’中合成語音時，解碼器的輸出結(jié)果寫入緩沖區(qū)B’。在中斷程序中，計數(shù)判斷何時切換相應緩沖區(qū)。
　　(2)數(shù)據(jù)精度的處理
　　C6201是定點DSP芯片，為確保運算精度和防止數(shù)據(jù)溢出，在實現(xiàn)時主要采用了兩種方法：一是對某些精度要求較高的運算，將計算的中間變量采用32位來表示；二是對于幅度范圍變化比較大的變量或數(shù)組，如激勵增益、50階杜賓算法的自相關(guān)數(shù)組等，采用標量浮點或塊浮點表示，用一個字存儲使該數(shù)或數(shù)組歸一化所需的左移位數(shù)(NLS)，其余字存儲歸一化后的尾數(shù)。
　　(3)存儲空間的分配
　　C6201 1M位的片內(nèi)存儲區(qū)包括64Kbyte程序空間和64Kbyte數(shù)據(jù)空間，足夠單路G.728編解碼算法的使用。但若應用于多路語音處理，則需謹慎分配存儲空間。由于編解碼程序、常數(shù)表格等均可公用，多路應用主要考慮數(shù)據(jù)空間的使用。對臨時變量、數(shù)組等采用公共域(UNION)分時存儲技術(shù)，能有效提高存儲空間的利用率，確保全部數(shù)據(jù)都在片內(nèi)處理。
　　(4)計算量的均衡
　　C6201的高速運算能力，使實現(xiàn)G.728編解碼算法不再需要考慮運算量的均衡。但若考慮到與其它實時性要求高的控制處理模塊協(xié)調(diào)工作，則仍需按標準中介紹的方法均衡運算量。
3.3 軟件優(yōu)化
　　TMS320C6201的代碼開發(fā)流程與傳統(tǒng)DSP截然不同，它是一個不斷調(diào)整C代碼與線性匯編代碼比例的過程，力求在性能與開發(fā)周期上尋得最佳平衡點。代碼開發(fā)有三步：
　　第一步，在通用的C平臺上開發(fā)ANSIC代碼，調(diào)試通過后不做任何變化地移植到C6201開發(fā)平臺上，由C編譯器完成所有的優(yōu)化。利用測試工具判斷代碼性能是否達到要求，從而決定是否需要后續(xù)的優(yōu)化步驟。這一階段，開發(fā)者不需要對DSP有所了解，開發(fā)容易，但C編譯器優(yōu)化后的代碼并行性差，未能充分利用C6201獨特的硬件結(jié)構(gòu)和軟件資源，運行效率低。
　　第二步，優(yōu)化C代碼。在此階段，開發(fā)者應該根據(jù)C6201的特點，如充分利用數(shù)據(jù)寬度、使用內(nèi)在函數(shù)等，對C代碼加以改進。這一階段要求開發(fā)者了解C6201DSP并掌握常用的技巧。經(jīng)過此步優(yōu)化后，代碼的效率將大幅度提高。
　　第三步，編寫線性匯編代碼。當上一步的優(yōu)化仍不能滿足要求時，就必須把那些對效率影響重大的模塊抽取出來，改由線性匯編語言實現(xiàn)。在這一階段，編程者一定要對C6201DSP有深入的了解并具備一定的編程經(jīng)驗，才能較好地解決諸如資源分配、消除數(shù)據(jù)的關(guān)聯(lián)性等關(guān)鍵問題。此步優(yōu)化難度較大，但運用于核心模塊，能顯著提高代碼的并行性。
　　在TMS320C6201優(yōu)化G.728代碼過程中，主要應用了以下技巧：
　　(1)資源分配的技巧
　　C6201的8個功能單元能并行處理，因此在一個算法中用得最多的那個運算單元會構(gòu)成瓶頸。最常發(fā)生的是內(nèi)存訪問瓶頸，循環(huán)展開是有效的解決方法。充分利用數(shù)據(jù)寬度，將半字(16bit)訪問改用字(32bit)訪問就是簡單而又有效的循環(huán)展開技術(shù)。
　　循環(huán)展開是提高資源利用率的主要方法，但它所引起的代碼空間膨脹也是驚人的。在編程時，必須在程序空間和程序速度這一對矛盾中作出合適的折衷。
　　(2) 數(shù)據(jù)關(guān)聯(lián)性簡化的技巧
　　數(shù)據(jù)關(guān)聯(lián)性是并行編程中的最大障礙，有兩種典型情況：
　　① 存在循環(huán)反饋路徑
　　此種路徑常見于遞歸算法中。當下一次的循環(huán)中必須讀取上一次循環(huán)中產(chǎn)生的數(shù)據(jù)，就形成了一條循環(huán)反饋路徑。由于反饋路徑不可能消除，唯一的方法是盡量縮短它，減少不可并行的操作。
　?、?生存期過長
　　當變量生存期過長時，軟件流水化會導致誤操作。有兩種解決方法：一是循環(huán)展開，因為循環(huán)展開會增加循環(huán)核心周期數(shù)；二是用MV指令增加一個中間變量，使原變量的生存期由兩個變量共同承擔。
　　(3) 解決存儲空間沖突的技巧
　　此沖突是引起C6201執(zhí)行速度急劇下降的主要原因，但在編程時卻很容易被忽略。前面介紹的C6201的存儲區(qū)結(jié)構(gòu)，64Kbyte的片內(nèi)數(shù)據(jù)空間分成四塊，每一塊在每個周期只能被訪問一次，否則就會產(chǎn)生存儲空間沖突。執(zhí)行時，流水線會自動暫停一個周期。
　　在調(diào)試、優(yōu)化程序的過程中，隨時觀察有無流水線沖突，通過調(diào)整存儲空間分配，可基本解決這一問題。
3.4 實驗結(jié)果
　　表1給出了G.728編解碼算法實時實現(xiàn)時所需的計算量和內(nèi)存占用狀況。在200MHz主頻下，TMS320C6201芯片處理能力為200MCPS(Million Cycle per Second)，在最充分發(fā)揮并行潛力時，可達到1600MCPS(200×8＝1600)。由表中可見，G.728算法實現(xiàn)編碼需24.4MCPS，解碼需14.3MCPS，程序空間和數(shù)據(jù)空間分別占用55.8Kbyte和11.4Kbyte，故單片C6201可實現(xiàn)四路G.728語音編解碼。