可編程邏輯器件(PLD)在工業(yè)、自動(dòng)控制、信號(hào)處理和日常生活等方面都發(fā)揮著愈來愈大的作用。isp(在系統(tǒng)可編程)器件就是PLD中的一朵奇葩，它以其良好的系統(tǒng)性能、較強(qiáng)的設(shè)計(jì)靈活性、較高的邏輯利用率和優(yōu)越的E2CMOS工藝而得到了電路設(shè)計(jì)者們的青睞。本設(shè)計(jì)就是采用Lattice公司的高密度在系統(tǒng)可編程芯片pLSI/ispLSI1016設(shè)計(jì)的一個(gè)通信數(shù)字信號(hào)源。設(shè)計(jì)中采用兩套地址總線(微機(jī)總線與isp總線)分時(shí)對(duì)兩片RAM進(jìn)行讀寫操作，并采用不斷查詢端口的方式進(jìn)行協(xié)調(diào)控制，從而產(chǎn)生出滿足設(shè)計(jì)要求的數(shù)字碼流。
1 isp系統(tǒng)介紹
1.1 概述
　　在系統(tǒng)可編程器件是近幾年來興起的一種PLD器件。所謂在系統(tǒng)可編程，是指在用戶自己設(shè)計(jì)的目標(biāo)系統(tǒng)中或線路板上為重構(gòu)邏輯器件進(jìn)行編程或反復(fù)編程的能力。常規(guī)PLD通常是先編程后裝配，而采用isp技術(shù)的PLD則是先裝配后編程，成為產(chǎn)品之后還可反復(fù)編程。在系統(tǒng)可編程器件的出現(xiàn)使得當(dāng)今數(shù)字電子系統(tǒng)設(shè)計(jì)的面貌煥然一新。采用isp技術(shù)之后硬件設(shè)計(jì)可以變得象軟件那樣靈活而易于修改，硬件的功能可以實(shí)時(shí)地加以修改或按預(yù)定程序改變組態(tài)，這不僅擴(kuò)展了器件的用途，縮短了系統(tǒng)調(diào)試周期，而且還省卻了對(duì)器件單獨(dú)編程的環(huán)節(jié)和器件編程設(shè)備，簡(jiǎn)化了目標(biāo)設(shè)備的現(xiàn)場(chǎng)升級(jí)和維護(hù)工作。isp是美國Lattice半導(dǎo)體公司生產(chǎn)的可編程邏輯器件的專用商標(biāo)，該公司生產(chǎn)的PLD在工藝上吸收了E²PROM的浮柵技術(shù)，并與CMOS靜態(tài)RAM相結(jié)合，開拓了能長(zhǎng)期保持?jǐn)?shù)據(jù)的E2CMOS技術(shù)。目前所有的GALpLSI/ispLSI都應(yīng)用了Lattice公司的高速UltraMOS E2CMOS技術(shù)。Lattice公司已將其獨(dú)特的isp技術(shù)應(yīng)用到它的高密度可編程邏輯器件(HDPLD)中，形成ispLSI系列高密度在系統(tǒng)可編程邏輯器件，使得isp成為新產(chǎn)品研制和開發(fā)的理想工具。
1.2 isp器件的特點(diǎn)
　　可編程邏輯器件的在系統(tǒng)編程能力必將更新人們?cè)O(shè)計(jì)、制造和維護(hù)電子系統(tǒng)的方法，具有如下特點(diǎn)：
　　·在系統(tǒng)編程允許用戶“在系統(tǒng)之中”編程或修改邏輯設(shè)計(jì)，而無需將器件從線路板上拆上拆下。這就加速了系統(tǒng)和線路板的調(diào)試過程，便于用戶在設(shè)計(jì)過程中更早地確定線路板的布局。
　　·當(dāng)對(duì)傳統(tǒng)的PLD器件進(jìn)行編程時(shí)，其測(cè)試、制造過程總是免不了人工處置。采用ispLSI器件之后，可以將芯片直接焊接在印刷電路板上，然后再進(jìn)行編程或改寫。這就保證了調(diào)試制造過程中絕不會(huì)損傷器件的引腳。
　　·ispLSI器件在焊接到印刷電路板上之后，仍可毫不困難地修改其邏輯功能，于是用戶可在同一塊電路板上實(shí)現(xiàn)各種硬件結(jié)構(gòu)。
　　·通過軟件重構(gòu)系統(tǒng)，ispLSI器件的現(xiàn)場(chǎng)改寫只需從磁盤裝入或通過調(diào)制解調(diào)器送入結(jié)構(gòu)文件，實(shí)現(xiàn)起來非常容易，而且還可實(shí)現(xiàn)遠(yuǎn)距離遙控編程。
　　·所有ispLSI器件都為用戶提供了一個(gè)保密位來防止對(duì)片內(nèi)編程模式的非法復(fù)制。保密位僅能在芯片改寫時(shí)被擦除，因而一旦被編程后就無法讀出芯片內(nèi)原有的內(nèi)部結(jié)構(gòu)。
　　此外ispLSI器件也可以用市售的通用邏輯編程器來進(jìn)行編程。
1.3 pLSI/ispLSI1000系列的結(jié)構(gòu)及特點(diǎn)
　　pLSI/ispLSI邏輯塊的基本單位是萬能邏輯塊(GLB)，這種萬能邏輯塊由四個(gè)輸出邏輯宏單元(OLMC)組成。每個(gè)GLB中有18個(gè)輸入、一個(gè)可編程的與/或/異或陣列和4個(gè)輸出。GLB的輸入來自于集總布線區(qū)(GRP Global Routing Pool)和直通輸入。所有GLB的輸出都送至集總布線區(qū)，因此可使它們與器件中其它GLB的輸入相連，如圖1所示。

　　由8個(gè)GLB、16個(gè)I/O單元和兩個(gè)直通輸入互相連接而構(gòu)成一個(gè)大塊(Megablock)。這8個(gè)GLB的輸出通過輸出布線區(qū)(ORP The Output Routing Pool)被連至16個(gè)通用I/O單元。每一個(gè)大塊共享一個(gè)輸出使能控制信號(hào)。
　　pLSI/ispLSI器件由于邏輯輸入端多，邏輯塊劃分較細(xì)膩而優(yōu)越于一般的可編程邏輯器件。它之所以設(shè)計(jì)靈活，邏輯利用率高，是由于它具有靈活的布線資源和可供選擇的宏單元時(shí)鐘，還有輸入寄存器和豐富的使能信號(hào)。pLSI/ispLSI器件編程速度快，出廠前100%經(jīng)過測(cè)試，因此在系統(tǒng)編程能力、質(zhì)量、可靠性和生產(chǎn)率方面都領(lǐng)先于一般的PLD。對(duì)于pLSI/ispLSI1016而言，它包括96個(gè)寄存器、4個(gè)直通輸入、3個(gè)直通輸入時(shí)鐘和一個(gè)集總布線區(qū)。isp1016具有5V在系統(tǒng)編程和在系統(tǒng)監(jiān)測(cè)能力。isp1016共包括2個(gè)大塊，內(nèi)含16個(gè)GLB。該器件同時(shí)具有32個(gè)I/O單元和4個(gè)直通輸入，它們都直接連至I/O引腳。每一個(gè)I/O單元都可以單獨(dú)編程為組合輸入、寄存器輸入、鎖存器輸入、輸出或是具有三態(tài)控制的雙向I/O引腳。
2 系統(tǒng)設(shè)計(jì)原理及框圖
2.1設(shè)計(jì)原理
　　本設(shè)計(jì)的任務(wù)是設(shè)計(jì)一個(gè)數(shù)字信號(hào)源。要求碼長(zhǎng)可變；數(shù)據(jù)格式是可以符合任何一種建議的數(shù)據(jù)格式；碼速率可調(diào)且在1～10Mbps之間。為此，在設(shè)計(jì)之初采用了以下方案，框圖如圖2所示，其中八分頻電路，可置數(shù)的地址計(jì)數(shù)器電路及并/串轉(zhuǎn)換電路由isp器件編程實(shí)現(xiàn)。為了實(shí)現(xiàn)碼速在1～10Mbps之間可調(diào)，特采用DDS器件產(chǎn)生出1～10MHz的正弦波信號(hào)，經(jīng)過整形及濾波電路而形成方波，即主控時(shí)鐘CLK信號(hào)。主控時(shí)鐘經(jīng)過8分頻電路而形成CLK0信號(hào)，它成為可置數(shù)的地址計(jì)數(shù)器的計(jì)數(shù)脈沖。同時(shí)CLK0信號(hào)經(jīng)過反相成為并/串轉(zhuǎn)換電路的置入(采樣)脈沖信號(hào)fsa，而CLK 信號(hào)經(jīng)過反相成為并/串轉(zhuǎn)換電路的時(shí)鐘信號(hào)f_cp，這樣CLK信號(hào)的速率就決定了所產(chǎn)生的數(shù)據(jù)碼流的速率。在EPROM存儲(chǔ)器中存放著符合一定數(shù)據(jù)格式的數(shù)據(jù)。這樣由可置數(shù)的地址計(jì)數(shù)器循環(huán)地長(zhǎng)度可變地讀出EPROM中的數(shù)據(jù)(以byte為單位)，經(jīng)過并/串轉(zhuǎn)換電路便產(chǎn)生了碼長(zhǎng)可變、碼速可變的數(shù)字碼流。

　　但是，考慮到EPROM編程及擦寫的過程比較繁瑣，數(shù)據(jù)不易改寫，靈活性及通用性較差，因此，經(jīng)過比較決定采用第二種方案。其框圖如圖3 所示。

　　在第二種方案中，isp器件仍由編程實(shí)現(xiàn)八分頻電路、地址譯碼器電路及并/串轉(zhuǎn)換電路的功能。圖3中，端口電路的作用主要是通過不斷查詢B15的狀態(tài)，從而控制兩片RAM的讀寫進(jìn)程?？刂齐娐分饕ǖ刂肪€選擇控制，存儲(chǔ)器片選控制，讀寫及輸出使能端控制以及總線驅(qū)動(dòng)控制等。設(shè)計(jì)中采用兩片RAM進(jìn)行分時(shí)讀寫操作，這樣做的目的是使數(shù)據(jù)信號(hào)的設(shè)計(jì)具有更大的靈活性。當(dāng)微機(jī)對(duì)RAM1進(jìn)行寫操作的同時(shí)，由isp器件中的地址計(jì)數(shù)譯碼對(duì)RAM2進(jìn)行讀操作，讀出的數(shù)據(jù)經(jīng)isp內(nèi)并/串轉(zhuǎn)換部分而輸出數(shù)據(jù)信號(hào)OUT；同樣地，當(dāng)微機(jī)對(duì)RAM2進(jìn)行寫操作的同時(shí)，由isp器件中的地址計(jì)數(shù)譯碼對(duì)RAM1進(jìn)行讀操作，讀出的數(shù)據(jù)經(jīng)isp內(nèi)并/串轉(zhuǎn)換部分而輸出數(shù)字信號(hào)流OUT。如此往復(fù)循環(huán)，從而方便靈活地產(chǎn)生出符合設(shè)計(jì)要求的數(shù)字碼流。
　　由于設(shè)計(jì)中采用兩套地址總線進(jìn)行分時(shí)讀寫操作，而分時(shí)讀寫操作的切換主要是利用ispLSI1016中地址計(jì)數(shù)譯碼電路的最高位—B15。在整個(gè)工作期間，兩片RAM都應(yīng)處于被選中的狀態(tài)，即片選信號(hào)均應(yīng)為低電平。當(dāng)微機(jī)對(duì)一片RAM進(jìn)行寫操作時(shí)，要保證ispLSI1016對(duì)另一片RAM進(jìn)行讀操作，每一片RAM都有2個(gè)雙向數(shù)據(jù)收發(fā)器74LS245與之相連接。其中一個(gè)固定為輸入→輸出，對(duì)應(yīng)為ispLSI1016從RAM中讀出數(shù)據(jù)；另外一個(gè)固定為輸出→輸入，對(duì)應(yīng)為微機(jī)向RAM寫數(shù)據(jù)。
　　由于寫操作是通過編程由微機(jī)控制的，速度較快，而讀操作是由ispLSI1016控制的，速度較慢，這就很有可能出現(xiàn)讀寫操作的混亂。為了防止這種情況的發(fā)生，在設(shè)計(jì)中增加了端口電路部分。我們可以在系統(tǒng)程序中增加一段不斷查詢端口的語句，而標(biāo)志位就為B15(因?yàn)閷?duì)一片RAM而言，B15信號(hào)電平的改變就意味著讀寫狀態(tài)的改變)。當(dāng)查詢到標(biāo)志位發(fā)生改變時(shí)，立即進(jìn)行下一輪讀寫；當(dāng)查詢到標(biāo)志位不變時(shí)，繼續(xù)查詢，直至其發(fā)生改變?yōu)橹?，然后進(jìn)行下一輪讀寫。
　　對(duì)于ispLSI1016的時(shí)鐘輸入，可以使用DDS(直接數(shù)字頻率合成)構(gòu)造一個(gè)可變頻率的正弦波產(chǎn)生電路，然后再進(jìn)行波形變換而形成一個(gè)方波脈沖信號(hào)。但是為了簡(jiǎn)單起見，也可使用一個(gè)4MHz的晶體和基本門電路搭成一個(gè)具有一定頻率穩(wěn)定度的方波產(chǎn)生電路。
　　前面已經(jīng)提到過ispLSI1016由編程實(shí)現(xiàn)八分頻電路、地址計(jì)數(shù)譯碼電路、并/串轉(zhuǎn)換電路的功能。其中八分頻電路可以看作是一個(gè)3位的計(jì)數(shù)器，它的進(jìn)位信號(hào)就是外部輸入時(shí)鐘的八分頻信號(hào)；地址計(jì)數(shù)譯碼電路也可以看作是一個(gè)16位的地址計(jì)數(shù)器，它的低15位就是作為輸出的地址信號(hào)，它的最高位B15是做為控制信號(hào)來使用的；并/串轉(zhuǎn)換電路可以看作是一個(gè)八位的移位寄存器，它的移出信號(hào)就是所要產(chǎn)生的數(shù)據(jù)碼流信號(hào)。
2.2 系統(tǒng)程序設(shè)計(jì)
　　系統(tǒng)程序主要完成以下功能：由微機(jī)將符合一定建議數(shù)據(jù)格式的數(shù)據(jù)寫入RAM中，查詢端口的狀態(tài)并完成相應(yīng)的操作，結(jié)束系統(tǒng)的工作等。系統(tǒng)程序流程圖如圖4所示。

?