摘 要: 介紹了V5接口測試的原理和V5測試儀對信號硬件接口的要求，詳細(xì)講述了Bt8510通信集成芯片在V5接口測試儀中的應(yīng)用。

　　關(guān)鍵詞: V5接口 協(xié)議測試 E1/CEPT信號 C通路 LAPD

?

　　V5接口規(guī)定了本地交換機(LE)和接入網(wǎng)(AN)之間的電氣、物理、規(guī)程及協(xié)議要求，包括V5.1和V5.2接口。它是一個在接入網(wǎng)中適用范圍廣、標(biāo)準(zhǔn)化程度高的新型數(shù)字接口，對于設(shè)備的開發(fā)應(yīng)用、各種業(yè)務(wù)的發(fā)展和網(wǎng)絡(luò)的更新起著重要作用。 隨著V5接口協(xié)議的產(chǎn)品化，基于V5的交換機和接入網(wǎng)設(shè)備大量涌現(xiàn)。因此，對于接口的功能測試顯得尤為重要。另一方面，使用過程中產(chǎn)生的故障也可以由測試系統(tǒng)來定位。本文主要介紹了用于V5接口協(xié)議測試儀中的關(guān)鍵芯片之一Bt8510，利用它可以實現(xiàn)E1和ISDN的基本速率為2048kbit/s信號的成幀、控制和監(jiān)視功能，兼容現(xiàn)行的E1標(biāo)準(zhǔn)，以滿足V5測試儀對信號硬件接口的要求。

1 測試方法及硬件要求

??? V5接口的測試原理有三種:測試儀模擬AN側(cè)測試對端LE側(cè)的V5功能;測試儀模擬LE側(cè)測試對端AN側(cè)的V5功能;測試儀作為監(jiān)視設(shè)備高阻跨接在LE和AN之間的線路上的工作，監(jiān)聽LE和AN之間傳遞的信息幀和分析二者的工作狀況。

　　不管采用哪種測試方法，都需要測試儀有符合V5協(xié)議規(guī)程的硬件接口，這也是對測試儀的最基本要求。現(xiàn)以V5.1協(xié)議規(guī)程為例說明，由于V5.1接口由在ITU-TG.703和G.704/G.706中規(guī)定的2048kbit/s的單個鏈路構(gòu)成，這就需要一種電路，它必須可以處理符合ITU-T G.703(脈沖模型)、G.704(PCM-30)和G.706(CRC-4)等建議規(guī)定的電氣、物理、規(guī)程等特性的2048kbit/s鏈路信號。

　　Brooktree公司生產(chǎn)的Bt8510芯片正是這樣一款高集成度的E1/CEPT信號控制器。它可以實現(xiàn)E1和ISDN的基本速率為2048kbit/s信號的成幀、控制和監(jiān)視功能，兼容現(xiàn)行的E1標(biāo)準(zhǔn)(如ITU-T建議G.703、G.704、G.706和G.732)，可以很好地滿足上述V5測試儀對信號硬件接口的要求。

2 Bt8510芯片

　　Bt8510結(jié)構(gòu)框圖見圖1。主要由微處理器接口、發(fā)送器、接收器、滑動緩沖區(qū)、LAPD控制器五部分組成。

2.1 微處理器接口

　　Bt8510提供一系列8位寄存器(包括控制寄存器、狀態(tài)寄存器、計錯寄存器和緩沖寄存器)，用于控制Bt8510以及錯誤和報警監(jiān)測、數(shù)據(jù)監(jiān)測監(jiān)視等。它具有8bit并行微處理器接口，允許微處理器直接訪問其內(nèi)部寄存器。當(dāng)Bt8510與微處理器相連時，可以看作一個靜態(tài)RAM。微處理器在對Bt8510讀寫時，通過硬件地址線邏輯信號將Bt8510的RAMEN引腳電平置“0”或“1”，直接讀寫控制寄存器和狀態(tài)寄存器，間接讀寫256字節(jié)的緩沖寄存器。

?? Bt8510的寄存器可分為三類:控制寄存器、狀態(tài)寄存器、緩沖寄存器?？刂坪蜖顟B(tài)寄存器地址為0x00～0x1F(RAMEN=“0”)，緩沖寄存器地址為0x00～0xFF(RAMEN =“1”)。 Bt8510通過管腳INT向微處理器提供中斷信號，中斷控制寄存器CR09用于配置中斷源，中斷方式為電平觸發(fā)方式。中斷源可以是:LAPD中斷、復(fù)幀結(jié)束信號、幀失步(OOF)信號、錯誤計數(shù)器溢出等。具體是哪一類中斷，可通過讀取中斷狀態(tài)寄存器 SR13來確定。

2.2 發(fā)送器

　　發(fā)送器部分由下列子塊構(gòu)成:DS0環(huán)回及空閑碼插入塊;幀定位及CRC-4碼插入塊;HDB3編碼塊;差分發(fā)送線路驅(qū)動器。待發(fā)送的碼流及時鐘送至XPCMI和XCKI，然后在微處理器的控制下完成PCM空閑碼、凈荷環(huán)回和TS16的插入。復(fù)合串行數(shù)據(jù)進(jìn)行HDB3編碼后執(zhí)行零碼的插入，并且由單極性碼轉(zhuǎn)化成雙極性碼。最后，發(fā)送線路驅(qū)動器通過外部變壓器和電阻組成的發(fā)送電路，將信號發(fā)送到物理層的E1線路。發(fā)送器電路利用XSYNCI信號保持與發(fā)送的輸入數(shù)據(jù)同步，該同步信號可作為發(fā)送信號的復(fù)幀參考信號。

2.3 接收器

　　接收器分為三部分，分別為模擬接收器、時鐘提取電路、HDB3解碼及幀控制器。其中，幀控制器用于提取同步信號和檢測報警、錯誤。接收的雙極性碼流可通過外部線路接口芯片或內(nèi)部模擬接收器及時鐘提取電路提供，時鐘提取電路主要由數(shù)字鎖相環(huán)DPLL構(gòu)成。模擬接收器使用自適應(yīng)判決電平，允許達(dá)15dB的電纜損耗。接收到的串行碼流由幀控制器檢查是否包含建議G.704規(guī)定的幀定位信號FAS、G.732規(guī)定的隨路信號(CAS)復(fù)幀以及G.706規(guī)定的CRC-4復(fù)幀。

　　接收器可有選擇地提供內(nèi)部定時和數(shù)據(jù)提取，提取后的單極性碼信號和時鐘信號分別在RPCMO、RCKO腳輸出，而幀同步信號在RSYNCO輸出。

2.4 滑動緩沖區(qū)

　　接收部分有2幀PCM滑動緩沖區(qū)。該滑動緩沖區(qū)允許接收數(shù)據(jù)與主系統(tǒng)定時同步。緩沖區(qū)中的2個存儲單位交替地填充與取出數(shù)據(jù)。緩沖區(qū)由SLPCKI提供的系統(tǒng)時鐘來讀取，所有的接收抖動將被消除，其輸出與SLPCKI提供的2.048MHz同步。

2.5 LAPD控制器

　　Bt8510具有一個LAPD控制器，用于TS16的消息處理。此控制器兼容ITU-T建議Q.921(包括標(biāo)志字節(jié)和終止碼的生成、FCS的產(chǎn)生和檢驗、填/移零操作)。

　　Bt8510在收發(fā)方向上各有一個16bit的消息緩沖區(qū)(TS16發(fā)送緩沖區(qū)，TS16接收緩沖區(qū))。整個緩沖區(qū)分為兩半，以降低對處理器的實時要求。發(fā)送時，先填充緩沖區(qū)的一半，然后向CR02(TS16 控制寄存器)寄存器寫入0x70，發(fā)送這一半數(shù)據(jù);一旦CR02的內(nèi)容送至發(fā)送器，Bt8510即向處理器發(fā)一中斷(通過中斷狀態(tài)寄存器SR13的LAPDTx比特指示)，處理器將向CR02寫入新的控制字，并向緩沖區(qū)寫入新的數(shù)據(jù)。接收時，每當(dāng)一半的緩沖區(qū)被填滿，Bt8510即向處理器發(fā)出中斷(通過SR13的LAPDRx比特指示)，處理器即可讀取數(shù)據(jù)；同時，Bt8510接收數(shù)據(jù)并寫入另一半緩沖區(qū)。

3 Bt8510在測試儀中的應(yīng)用

　　測試儀主要利用Bt8510來完成物理層功能，包括E1信號的生成發(fā)送和接收、定時恢復(fù)、物理鏈路的狀態(tài)監(jiān)視。此外，由于Bt8510還具有TS16的LAPD操作功能，所以還可以讓它負(fù)責(zé)一個C通路TS16的LAPD消息處理。V5接口中還有兩條C通路TS15、TS31需要處理，而Bt8510不具有這樣的能力，這就需要其他輔助電路來完成(本測試儀采用了Siemens公司的SAB82525芯片)。Bt8510只負(fù)責(zé)TS15、TS31時隙的插入和提取，處理工作交由SAB82525完成。微處理器采用了DALLAS半導(dǎo)體公司的DS80C320單片機。在測試應(yīng)用中，Bt8510的工作情況如下:

　　在接收方向，Bt8510將2048kbit/s鏈路信號接收下來，首先由內(nèi)部數(shù)字鎖相環(huán)路進(jìn)行定時恢復(fù)，恢復(fù)所得的時鐘信號和幀同步信號不僅為系統(tǒng)所用，而且在相應(yīng)引腳輸出以供周圍芯片使用。接著進(jìn)行接收碼流的雙極性—單極性轉(zhuǎn)換、HDB3解碼，處理后的PCM碼流在RPCMO引腳輸出。幀控制器檢測FAS、CRC-4以及告警指示，所有的幀和復(fù)幀狀態(tài)、誤碼情況、告警信息都可以由微處理器從相應(yīng)的狀態(tài)寄存器中讀取，在必要時Bt8510會主動提請中斷。TS16的數(shù)據(jù)由LAPD控制器檢測標(biāo)志字節(jié)、FCS校驗、零碼刪除等，處理后向微處理器發(fā)中斷，請求取走消息內(nèi)容。接收的PCM碼流也經(jīng)過滑動緩沖區(qū)的滑動處理后，在SLPPCMO引腳輸出，由前面提到的SAB82525芯片完成TS15、TS31時隙的接收和處理，采用滑動緩沖區(qū)輸出的目的是為了消除Bt8510和SAB82525之間的時鐘偏移。

　　在發(fā)送方向，TS0自動生成FAS幀定位序列、CRC校驗碼;TS1～TS14、TS17～TS30發(fā)送事先寫入發(fā)送空閑碼寄存器的固定二進(jìn)制八位碼組(本測試儀對這些時隙沒有特殊應(yīng)用);TS16由LAPD控制器完成LAPD操作，包括標(biāo)志字節(jié)的生成、FCS的生成、零碼的插入、發(fā)送微處理器寫入的消息內(nèi)容等；TS15、TS31發(fā)送由SAB82525來的數(shù)據(jù)流。復(fù)合后的PCM碼流進(jìn)行HDB3編碼、零碼的插入、單極性轉(zhuǎn)雙極性，最后送到物理層的E1線路。

　　要使Bt8510正常工作，需要事先由微處理器對Bt8510的控制寄存器進(jìn)行初始化設(shè)置。此外由于微處理器與Bt8510的通信采用了中斷方式，微處理器還要執(zhí)行相應(yīng)的中斷處理程序完成狀態(tài)監(jiān)視告警處理和TS16的接收和發(fā)送。

??? 表1列出了Bt8510初始化時部分需設(shè)置的寄存器及初始值。

?

　　中斷處理程序最主要的功能是對TS16的處理，在軟件編寫時應(yīng)使其能完成以下任務(wù):

　　(1)區(qū)分中斷源，是告警中斷、接收中斷還是發(fā)送中斷。告警中斷處理應(yīng)具有最高優(yōu)先級，接收中斷處理次之，發(fā)送中斷優(yōu)先級最低。

　　(2)如果是發(fā)送中斷，則由微處理器向Bt8510的TS16發(fā)送緩沖區(qū)空閑的那一部分裝入8字節(jié)的數(shù)據(jù)(這可能是消息的全部，也可能是消息的一部分)，并向CR02(TS16控制寄存器)寫入發(fā)送控制命令字。

　　(3)如果是接收中斷，還要判別是消息撤消中斷(RxAbort=1)、消息結(jié)束中斷(RxIdle=1)還是一般接收中斷(RxAbort=0，RxIdle=0)。如果是消息撤消中斷，則丟棄整個消息;如果是一般接收中斷，則讀取SR02(TS16狀態(tài)寄存器)中RxPtr^[3]比特所指示的緩沖區(qū)8字節(jié)數(shù)據(jù);如果是消息結(jié)束中斷，則依據(jù)SR02中的接收指針RxPtr[3：0]的值讀取相應(yīng)位置的數(shù)據(jù)，在接收消息結(jié)束后要把可能是分幾次收到的數(shù)據(jù)拼接成一則完整的消息。

　　(4)由于最忙條件下Bt8510的LAPD控制器每接收8次TS16數(shù)據(jù)就向微處理器提請一次接收中斷，所以中斷處理程序的最長處理時間也只有8個幀周期，即1ms時間，要保證所有的中斷處理都在這1ms內(nèi)完成。

　　上述方法設(shè)計的初始化和中斷處理程序運行在微處理器上，可以很好地控制Bt8510工作在所需狀態(tài)，完成V5接口的2Mb/s鏈路信號收發(fā)和C通路TS16的LAPD收發(fā)操作。

?

參考文獻(xiàn)

1 Bt8510 product description.? Brooktree Cooperation

2 本地數(shù)字交換機和接入網(wǎng)之間的V5.1接口技術(shù)規(guī)范.郵電部技術(shù)規(guī)定YDN 020-1996

3 本地數(shù)字交換機和接入網(wǎng)之間的V5.2接口技術(shù)規(guī)范.郵電部技術(shù)規(guī)定YDN 021-1996