引 言
基于分布式控制的MVB(多功能車輛總線)是IEC61375-l(1999)TCN(列車通信網(wǎng)絡(luò)國(guó)際標(biāo)準(zhǔn))的推薦方案,它與WTB(絞線式列車總線)構(gòu)成的列車通信總線具有實(shí)時(shí)性強(qiáng)、可靠性高的特點(diǎn)。MVB作為快速的過(guò)程控制優(yōu)化的總線,能提供最佳的響應(yīng)速度.是主要用于有互操作性和互換性要求的互聯(lián)設(shè)備之間的串行數(shù)據(jù)通信總線,適合用作車輛總線,對(duì)于固定編組的列車,MVB也可以用作列車總線,如圖1所示。
隨著系統(tǒng)集成技術(shù)的不斷成熟,出現(xiàn)了一種新興的產(chǎn)業(yè),即IP(Intellcctual Property,知識(shí)產(chǎn)權(quán))產(chǎn)品及模塊化設(shè)計(jì)。在集成電路設(shè)計(jì)中,IP特指可以通過(guò)知識(shí)產(chǎn)權(quán)貿(mào)易,在各設(shè)計(jì)公司間流通的實(shí)現(xiàn)特定功能的電路模塊。IP核的奉質(zhì)特征是可鶯用性,通常滿足良好的通用性、可移植性及絕對(duì)正確3個(gè)基本特征,是未來(lái)SOPC(System OnProgrammable Chit))設(shè)計(jì)的核心。要使SOPC設(shè)計(jì)成功,就要更多地采用知識(shí)產(chǎn)權(quán)(IP)復(fù)用,以快速地完成設(shè)計(jì),得到價(jià)格低廉的硅器件,從而滿足市場(chǎng)需求。
筆者對(duì)國(guó)外傳統(tǒng)MVB通信控制器芯片MVBC以及MVB底層通信協(xié)議進(jìn)行了深入的研究,在此基礎(chǔ)上設(shè)計(jì)了自主知識(shí)產(chǎn)權(quán)的MVB總線訪問(wèn)IP核,并利用SOPC技術(shù)設(shè)計(jì)了MVB控制器。
1 MVBC介紹
MVBC(多功能車輛總線控制器)是MVB總線上的新一代核心處理器。它獨(dú)立于物理層和功能設(shè)備,為總線上的各個(gè)設(shè)備提供通信接口和通信服務(wù)。MVBC與上一代MVB通信控制器BAP15-2/3相比,在性能上有了很大的提高,是目前MVH總線上最先進(jìn)的通信控制器。MVBC內(nèi)部結(jié)構(gòu)如圖2所示。
MVBC用于將來(lái)自MVB總線的串行位信號(hào)轉(zhuǎn)換為并行的數(shù)據(jù)字節(jié),把需發(fā)送的字節(jié)交由串行化電路發(fā)送到傳輸介質(zhì)上,實(shí)現(xiàn)數(shù)據(jù)鏈路層以及部分傳輸層的數(shù)據(jù)處理,并通過(guò)通信存儲(chǔ)器與上層軟件交互。總線控制器內(nèi)部包含編解碼電路和控制通信存儲(chǔ)器所需的邏輯電路,用來(lái)控制幀的發(fā)送和接收(如沖突檢測(cè)、幀的前導(dǎo)比特處理和CRC校驗(yàn)位的處理等)。
2 MVB總線訪問(wèn)IP核的實(shí)現(xiàn)
總線訪問(wèn)IP核用于代替現(xiàn)有MVB網(wǎng)卡的MVBC芯片實(shí)現(xiàn)應(yīng)用的功能,由此IP核結(jié)合物理層的總線收發(fā)器完成總線訪問(wèn)??偩€訪問(wèn)IP核可分為物理層、數(shù)據(jù)鏈路層和與應(yīng)用層的接口3部分。
①物理層:實(shí)現(xiàn)基帶曼徹斯特Biphase-L編解碼,介質(zhì)冗余處理,介質(zhì)安裝單元接口,以及用于輸入解碼的數(shù)字鎖相環(huán)的設(shè)計(jì)。
②數(shù)據(jù)鏈路層:包括尋址方式,F(xiàn)-code(功能代碼)的生成,主從設(shè)備幀內(nèi)容的填充以及介質(zhì)訪問(wèn)控制(MAC)等。
③與應(yīng)用層的接口:通常采用共享存儲(chǔ)器的方法,需要完成端口的定義與維護(hù)、通信存儲(chǔ)器的控制等,其邏輯框圖如圖3所示。
2.1 MVB幀結(jié)構(gòu)
在MVB中有兩種幀格式:一種是只能由總線主設(shè)備發(fā)送的主設(shè)備幀,簡(jiǎn)稱“主幀”;另一種是為響應(yīng)主幀而由從設(shè)備發(fā)送的從設(shè)備幀,簡(jiǎn)稱“從幀”。一個(gè)幀以9位定界符開(kāi)始,主設(shè)備幀分界符和從設(shè)備幀分界符對(duì)于防止同步失敗是不相同的。圖4為MVB主從幀結(jié)構(gòu)圖。
2.2 MVB幀發(fā)送器
MVB總線數(shù)據(jù)以幀為基本單位,數(shù)據(jù)幀采用了曼徹斯特碼傳輸。編碼器和解碼器不只是進(jìn)行曼徹斯特編解碼,幀頭幀尾的特殊編解碼也需要在這里進(jìn)行,采用傳統(tǒng)的曼徹斯特編解碼器將無(wú)法完成此項(xiàng)工作。在本設(shè)計(jì)中,采用結(jié)合收發(fā)器的狀態(tài)機(jī)具體狀態(tài)進(jìn)行編解碼設(shè)訃的方法解決這一問(wèn)題。MVB幀發(fā)送器通過(guò)控制邏輯模塊,調(diào)用曼徹斯特編碼與CRC校驗(yàn)?zāi)K,通信存儲(chǔ)單元模塊完成緩沖區(qū)數(shù)據(jù)的發(fā)送。
下面說(shuō)明發(fā)送器的狀態(tài)機(jī)FSM(Finite State Machine)的設(shè)計(jì)。發(fā)送器的一項(xiàng)主要功能是實(shí)現(xiàn)并串轉(zhuǎn)換和組幀。MVB總線數(shù)據(jù)在收到發(fā)送置位信號(hào)后開(kāi)始進(jìn)行數(shù)據(jù)發(fā)送;當(dāng)數(shù)據(jù)存入通信存儲(chǔ)單元后,等待控制邏輯模塊的置位信號(hào);然后進(jìn)入幀的發(fā)送狀態(tài),通過(guò)時(shí)鐘信號(hào)的觸發(fā)完成各個(gè)狀態(tài)之問(wèn)的轉(zhuǎn)移,實(shí)現(xiàn)一組有效的幀數(shù)據(jù)發(fā)送。發(fā)送器的狀態(tài)機(jī)FSM如圖5所示。
2.3 MVB幀接收器
接收器實(shí)現(xiàn)的關(guān)鍵是有效數(shù)據(jù)幀的識(shí)別,實(shí)現(xiàn)思路類似于發(fā)送器,根據(jù)編碼校驗(yàn)可以實(shí)現(xiàn)。另一個(gè)問(wèn)題是與總線的接口方式,本設(shè)計(jì)采用了8位并行數(shù)據(jù)寬度輸出,加序號(hào)標(biāo)識(shí)的方法可以接收任意給定長(zhǎng)度的有效數(shù)據(jù)。接收器的狀態(tài)機(jī)如圖6所示。
2.4 Avalon總線接口
采用Altera公司開(kāi)發(fā)的Avalon交互式片上系統(tǒng)總線作為本總線訪問(wèn)IP核的內(nèi)聯(lián)總線,連接IP核內(nèi)各個(gè)模塊。如圖7所示,總線訪問(wèn)IP核結(jié)構(gòu)包括:編碼器模塊、解碼器模塊、宿端口刷新時(shí)間監(jiān)控模塊、一類設(shè)備邏輯控制模塊??偩€訪問(wèn)IP核內(nèi)共有4個(gè)Avalon從端口,其中NiosII主控制器上設(shè)置了一個(gè)Avalon總線主端口,其他各個(gè)模塊上面均設(shè)置了Avalon總線從端口,由主控制器控制總線上的數(shù)據(jù)流傳輸實(shí)現(xiàn)各個(gè)模塊的協(xié)同工作,其邏輯框圖如圖7所示。
3 SOPC片上系統(tǒng)MVB控制器設(shè)計(jì)
3.1 總線訪問(wèn)IP核與NiosII的系統(tǒng)集成
利用QuartersII的SOPC Builder工具,集成了1個(gè)32位NiosII軟核處理器、4 KB的片內(nèi)RAM、MVB總線訪問(wèn)IP核(包括編碼器和解碼器)以及LCD控制模塊,在Altera的CycloneII FPGA上構(gòu)成了一個(gè)能實(shí)現(xiàn)MVB一類網(wǎng)絡(luò)節(jié)點(diǎn)功能的片上系統(tǒng),如圖8所示。圖9為SOPCBuilder中各個(gè)功能模塊的凋用情況。
3.2 NiosII處理器上的軟件設(shè)計(jì)
基于上述SOPC系統(tǒng),設(shè)計(jì)了一個(gè)基本的MVB節(jié)點(diǎn),以實(shí)現(xiàn)過(guò)程數(shù)據(jù)傳輸。該節(jié)點(diǎn)將Oxl4地址設(shè)置為源端口。當(dāng)主幀輪詢0x14地址時(shí),本節(jié)點(diǎn)將此端口里的數(shù)據(jù)打包成從幀發(fā)送到總線上面,以刷新0x14地址的宿端口。
MVB模塊頭文件altera_avalon_mvb.h的設(shè)計(jì),包括總線訪問(wèn)IP核寄存器讀寫(xiě)的宏定義。
在主函數(shù)里置MVB總線接收允許位,循環(huán)等待接收MVB主控制器發(fā)過(guò)來(lái)的主幀。節(jié)點(diǎn)在接收到主幀之后,程序進(jìn)入中斷處理程序。在巾斷程序里提取接收到的主幀里的端口地址,并與自身預(yù)設(shè)的端幾地址碼進(jìn)行比較。如果地址碼相符,則節(jié)點(diǎn)將本端口的數(shù)據(jù)通過(guò)MVB發(fā)送器發(fā)到總線上,實(shí)現(xiàn)端口數(shù)據(jù)刷新操作。
主循環(huán)代碼節(jié)選:
4 仿真與實(shí)測(cè)波形
4.1 仿真波形
在本實(shí)驗(yàn)中,對(duì)實(shí)驗(yàn)室設(shè)計(jì)的MVB板卡進(jìn)行了功能仿真和FPGA驗(yàn)證.通過(guò)對(duì)過(guò)程數(shù)據(jù)的發(fā)送與接收驗(yàn)證了所搭建的MVB系統(tǒng)。對(duì)MVB總線控制器發(fā)送過(guò)程的主從幀仿真結(jié)果如圖10所示。發(fā)送的主從幀數(shù)據(jù)都為0x0055,包含1個(gè)幀頭及8位CRC校驗(yàn)數(shù)據(jù)。
4.2 實(shí)測(cè)波形
編好程序后,再編譯一遍QuartersII工程文件,將得到的.pof文什下載至FPGA內(nèi)。上電后用示波器測(cè)輸出引腳,便可觀察到MVB從幀波形,實(shí)測(cè)波形如圖11所示。對(duì)照IEC-61375協(xié)議標(biāo)準(zhǔn),可以判斷出該渡形為符合標(biāo)準(zhǔn)的正確波形,并且源端口節(jié)點(diǎn)上收到了正確的數(shù)據(jù),從而證明該過(guò)程數(shù)據(jù)端口成功刷新。
結(jié)語(yǔ)
目前,MVB控制器實(shí)現(xiàn)了實(shí)驗(yàn)室環(huán)境中過(guò)程變量的正確接收和發(fā)送。本總線訪問(wèn)IP核實(shí)現(xiàn)的功能與MVBC相當(dāng),但是由于采用了先進(jìn)的SOPC設(shè)計(jì)技術(shù),其體系結(jié)構(gòu)大大簡(jiǎn)化,設(shè)計(jì)難度也大大降低,在通用性方面有了很大的提高。