中心議題：
解決方案：
- PCB板的選取
- PCB板的布局、布線設(shè)計(jì)及電子元器件布局
- PCB板的靜電防護(hù)設(shè)計(jì)
PCB電磁兼容設(shè)計(jì)在于減少對(duì)外電磁輻射和提高抗電磁干擾的能力，合理的布局和布線是設(shè)計(jì)的關(guān)鍵所在。本文介紹PCB中常見(jiàn)的電磁干擾及PCB的電磁兼容設(shè)計(jì)，這些方法與技巧有利于提高高速PCB的EMC特性。
1 PCB中常見(jiàn)的電磁干擾
解決PCB設(shè)計(jì)中的電磁兼容性問(wèn)題由主動(dòng)減小和被動(dòng)補(bǔ)償兩種途徑，為此必須對(duì)電磁干擾的干擾源和傳播途徑進(jìn)行分析。通常PCB設(shè)計(jì)中存在的電磁干擾有：傳導(dǎo)干擾、串音干擾以及輻射干擾。
1.1 傳導(dǎo)干擾
傳導(dǎo)干擾主要通過(guò)導(dǎo)線耦合及共模阻抗耦合來(lái)影響其它電路。例如噪音通過(guò)電源電路進(jìn)入某一系統(tǒng)，所有使用該電源的電路就會(huì)受到影響。圖1表示的是噪音通過(guò)共模阻抗耦合，電路1與電路2共同使用一根導(dǎo)線獲取電源電壓和接地回路，如果電路1的電壓突然需要升高，那么電路2的電壓必將因?yàn)楣灿秒娫匆约皟苫芈分g的阻抗而降低。
圖1 噪音通過(guò)共模阻抗耦合
1.2 串音干擾
串音干擾是一個(gè)信號(hào)線路干擾另一鄰近的信號(hào)路徑。它通常發(fā)生在鄰近的電路和導(dǎo)體上，用電路和導(dǎo)體的互容和互感來(lái)表征。例如，PCB上某一帶狀線上載有低電平信號(hào)，當(dāng)平行布線長(zhǎng)度超過(guò)10cm時(shí)，就會(huì)產(chǎn)生串音干擾。由于串音可以由電場(chǎng)通過(guò)互容、磁場(chǎng)通過(guò)互感引起，所以考慮PCB帶狀線上的串音問(wèn)題時(shí)，最主要的問(wèn)題是確定電場(chǎng)、磁場(chǎng)耦合哪個(gè)是主要的因素。
1.3 輻射干擾
輻射干擾是由于空間電磁波的輻射而引入的干擾。PCB中的輻射干擾主要是電纜和內(nèi)部走線間的共模電流輻射干擾。當(dāng)電磁波輻射到傳輸線上時(shí)，將出現(xiàn)場(chǎng)到線的耦合問(wèn)題。沿線引起的分布小電壓源可分解為共模和差模分量。共模電流指兩導(dǎo)線上振幅相差很小而相位相同的電流，差模電流則是兩導(dǎo)線上振幅相等而相位相反的電流。
2 PCB的電磁兼容設(shè)計(jì)
隨著PCB板的電子元器件和線路的密集度不斷增加，為了提高系統(tǒng)的可靠性和穩(wěn)定性，必須采取相應(yīng)的措施，使PCB板的設(shè)計(jì)滿(mǎn)足電磁兼容要求，提高系統(tǒng)的抗干擾性能。
2.1 PCB板的選取
在PCB板設(shè)計(jì)中，相近傳輸線上的信號(hào)之間由于電磁場(chǎng)的相互耦合而發(fā)生串?dāng)_，因此在進(jìn)行PCB的電磁兼容設(shè)計(jì)時(shí)，首先考慮PCB的尺寸，PCB尺寸過(guò)大，印制線過(guò)長(zhǎng)，阻抗必然增加，抗噪聲能力下降，成本也會(huì)增加；PCB尺寸過(guò)小，鄰近傳輸線之間容易發(fā)生串?dāng)_，而且散熱性能不好。
根據(jù)電源、地的種類(lèi)、信號(hào)線的密集程度、信號(hào)頻率、特殊布線要求的信號(hào)數(shù)量、周邊要素、成本價(jià)格等方面的綜合因素來(lái)確定PCB板的層數(shù)。要滿(mǎn)足EMC的嚴(yán)格指標(biāo)并且考慮制造成本，適當(dāng)增加地平面是PCB的EMC設(shè)計(jì)最好的方法之一。對(duì)電源層而言，一般通過(guò)內(nèi)電層分割能滿(mǎn)足多種電源的需要，但若需要多種電源供電，且互相交錯(cuò)，則必須考慮采用兩層或兩層以上的電源平面。對(duì)信號(hào)層而言，除了考慮信號(hào)線的走線密集度外，從EMC的角度，還需要考慮關(guān)鍵信號(hào)的屏蔽或隔離，以此確定是否增加相應(yīng)層數(shù)。
2.2 PCB板的布局設(shè)計(jì)
PCB的布局通常應(yīng)遵循以下原則：
（1）盡量縮短高頻元器件之間的連線，減少他們的分布參數(shù)和相互之間的電磁干擾。容易受干擾的元件不能靠得太近，輸入輸出應(yīng)盡量遠(yuǎn)離。
（2）某些元器件或?qū)Ь€之間可能有較高的電壓，應(yīng)加大他們之間的距離，以免放電引出意外短路。
（3）發(fā)熱量大的器件應(yīng)為散熱片留出空間，甚至應(yīng)將其裝在整機(jī)的底版上，以利于散熱。熱敏元件應(yīng)遠(yuǎn)離發(fā)熱元件。
（4）按照電路的流程安排各功能單元的位置，使布局便于信號(hào)流通，并使信號(hào)盡可能保持一致的方向。
（5）以每個(gè)功能模塊的核心元件為中心，圍繞它進(jìn)行布局，盡量減少和縮短各元器件之間的引線和連接長(zhǎng)度。
（6）綜合考慮各元件之間的分布參數(shù)。盡可能使元器件平行排列，這樣不僅有利于增強(qiáng)抗干擾能力，而且外觀美觀，易于批量生產(chǎn)。
2.3 元器件的布局設(shè)計(jì)
相比于分立元件，集成電路元器件具有密封性好、焊點(diǎn)少、失效率低的優(yōu)點(diǎn)，應(yīng)優(yōu)先選用。同時(shí)，選用信號(hào)斜率較慢的器件，可降低信號(hào)所產(chǎn)生的高頻成分，充分使用貼片元器件能縮短連線長(zhǎng)度，降低阻抗，提高電磁兼容性。
元器件布置時(shí)，首先按一定的方式分組，同組的放在一起，不相容的器件要分開(kāi)布置，以保證各元器件在空間上不相互干擾。另外，重量較大的元器件應(yīng)采用支架固定。
2.4 PCB板的布線設(shè)計(jì)
PCB布線設(shè)計(jì)總的原則是先時(shí)鐘、敏感信號(hào)線，再布高速信號(hào)線，最后不重要信號(hào)線。布線時(shí)，在總的原則前提下，還需考慮以下細(xì)節(jié)：
（1）在多層板布線中，相鄰層之間最好采用“井”字形網(wǎng)狀結(jié)構(gòu)；
（2）減少導(dǎo)線彎折，避免導(dǎo)線寬度突變，為防止特性阻抗變化，信號(hào)線拐角處應(yīng)設(shè)計(jì)成弧形或用45度折線連接；
（3）PCB板的最外層導(dǎo)線或元器件離印制板邊緣距離不小于2mm，不但可防止特性阻抗變化，還有利于PCB裝夾；
（4）對(duì)于必須鋪設(shè)大面積銅箔的器件，應(yīng)該用柵格狀，并且通過(guò)過(guò)孔與地層相連；
（5）短而細(xì)的導(dǎo)線能有效抑制干擾，但太小的線寬會(huì)增加導(dǎo)線電阻，導(dǎo)線的最小寬度可視通過(guò)導(dǎo)線的最大電流而定，一般而言，對(duì)于厚度為0.05mm，寬度為1mm銅箔允許的電流負(fù)荷為1A。對(duì)于小功率數(shù)字集成電路，選用0.2-0.5mm線寬即可。在同一PCB中，地線、電源線寬應(yīng)大于信號(hào)線；
2.5 PCB板的電源線設(shè)計(jì)
（1）根據(jù)印制板PCB電流的大小，盡量加粗電源線和地線的寬度，減少環(huán)路電阻，同時(shí)，使電源線地線的走向和數(shù)據(jù)傳遞方向一致，有助于增強(qiáng)抗噪聲能力。
（2）盡量選用貼片元件，縮短引腳長(zhǎng)度，減少去耦電容供電回路面積，減少元件分布電感的影響。
（3）在電源變壓器前端加電源濾波器，抑制共模噪聲和差模噪聲，隔離外部和內(nèi)部脈沖噪聲的干擾。
（4）印制電路板的供電線路應(yīng)加上濾波電容和去耦電容。在板的電源引入端加上較大容量的電解電容做低頻濾波，再并聯(lián)一個(gè)容量較小的瓷片電容做高頻濾波。
（5）不要把模擬電源和數(shù)字電源重疊放置，以免產(chǎn)生耦合電容，造成相互干擾。
2.6 PCB板的地線設(shè)計(jì)
（1）為了減少地環(huán)路干擾，必須想辦法消除環(huán)路電流的形成，具體可采用隔離變壓器，光耦隔離等切斷地環(huán)路電流的形成或采用平衡電路消除環(huán)路電流等。
（2）為了消除公共阻抗的耦合，應(yīng)減小公共地線部分的阻抗，加粗導(dǎo)線或?qū)Φ鼐€鋪銅；另一方面可通過(guò)適當(dāng)?shù)慕拥胤绞奖苊庀嗷ジ蓴_，如并聯(lián)單點(diǎn)接地，串聯(lián)混合單點(diǎn)接地，徹底消除公共阻抗。
（3）為消除數(shù)字器件對(duì)模擬器件的干擾，數(shù)字地和模擬地應(yīng)分開(kāi)，并單獨(dú)設(shè)置模擬地和數(shù)字地。高頻電路多采用串聯(lián)接地方式，地線要短而且粗，高頻元件周?chē)M量用柵格狀大面積鋪銅加以屏蔽。
2.7 PCB板的晶振電路的布局
晶振電路的頻率較高，這使它成為系統(tǒng)中的重要干擾源。關(guān)于晶振電路的布局，有以下注意事項(xiàng)：
（1）晶振電路盡量靠近集成塊，所有連接晶振輸入/輸出端的印制線盡量短，以減少噪聲干擾及分布電容對(duì)晶振的影響。
（2）晶振電容地線應(yīng)使用盡量寬而短的印制線連接至器件上；離晶振最近的數(shù)字地引腳，應(yīng)盡量減少過(guò)孔。
（3）晶振外殼接地。
2.8 PCB板的靜電防護(hù)設(shè)計(jì)
靜電放電的特點(diǎn)是高電位、低電荷、大電流和短時(shí)間，對(duì)PCB設(shè)計(jì)的靜電防護(hù)問(wèn)題可從以下幾方面進(jìn)行考慮：
（1）盡量選擇抗靜電等級(jí)高的元器件，抗靜電能力差的敏感元件應(yīng)遠(yuǎn)離靜電放電源。試驗(yàn)證明，每千伏靜電電壓的擊穿距離約1mm，因此若將元器件同靜電放電源保持16mm距離，即可抵抗約16KV的靜電電壓；
（2）保證信號(hào)回流具有最短通路，有選擇性的加入濾波電容和去耦電容，提高信號(hào)線的靜電放電免疫能力；
（3）采用保護(hù)器件如電壓瞬態(tài)抑制二極管，對(duì)電路進(jìn)行保護(hù)設(shè)計(jì)；
（4）相關(guān)人員在接觸PCB時(shí)務(wù)必帶上靜電手環(huán)，避免人體電荷移動(dòng)而導(dǎo)致靜電積累損傷。
3 結(jié)語(yǔ)
PCB電磁兼容設(shè)計(jì)在于減少對(duì)外電磁輻射和提高抗電磁干擾的能力，合理的布局和布線是設(shè)計(jì)的關(guān)鍵所在。本文所介紹的各種方法與技巧有利于提高高速PCB的EMC特性，當(dāng)然這些只是EMC設(shè)計(jì)中的一部分，通常還要考慮反射噪聲，輻射發(fā)射噪聲，以及其他工藝技術(shù)問(wèn)題引起的干擾。在實(shí)際的設(shè)計(jì)中，應(yīng)根據(jù)設(shè)計(jì)的目標(biāo)要求和設(shè)計(jì)條件，采用合理的抗電磁干擾措施，做出全面的考慮，設(shè)計(jì)出具有良好EMC性能的PCB電路板