?

??? 面向消費(fèi)電子IC低功耗設(shè)計(jì)是個熱點(diǎn)，但也是個難點(diǎn)?；赟i2行業(yè)標(biāo)準(zhǔn)組織“通用功耗格式（Common Power Format，CPF）”標(biāo)準(zhǔn)，且唯一經(jīng)過量產(chǎn)證實(shí)的Cadence低功耗芯片設(shè)計(jì)解決方案，通過一個完整、集成的且易用的流程構(gòu)建起一個基于Si2標(biāo)準(zhǔn)OpenAccess的混合信號芯片驗(yàn)證與設(shè)計(jì)環(huán)境，讓用戶能夠?qū)崿F(xiàn)更快上市時間以及超低功耗的目標(biāo)。

?

　　Cadence全球副總裁、亞太區(qū)總裁居龍認(rèn)為，隨著高端電子產(chǎn)品的需求增加以及功能多樣化、微處理器設(shè)計(jì)尺寸縮小和工藝改進(jìn)，功耗成為所有IC創(chuàng)新設(shè)計(jì)需要考慮的首要問題。Cadence的低功耗解決方案，為SoC設(shè)計(jì)工程師提供從邏輯設(shè)計(jì)到GDS-II輸出的完整設(shè)計(jì)流程，現(xiàn)在普通的IC設(shè)計(jì)工程師借助這套五金|工具也可以輕松地完成90納米以下先進(jìn)CMOS工藝節(jié)點(diǎn)的低功耗SoC設(shè)計(jì)。

?

　　Cadence公司Encounter數(shù)字實(shí)現(xiàn)工程副總裁呂豐榮表示，實(shí)現(xiàn)低功耗設(shè)計(jì)會涉及到很多因素，Cadence提出“功耗前鋒倡議（Power Forward Initiative，PFI）”，就是通過CPF通用功耗格式標(biāo)準(zhǔn)化解決低功耗設(shè)計(jì)障礙。呂豐榮介紹，CPF是在設(shè)計(jì)過程初期詳細(xì)定義節(jié)約功耗技術(shù)的標(biāo)準(zhǔn)化格式，從設(shè)計(jì)到驗(yàn)證和實(shí)現(xiàn)均可標(biāo)識，從而保證了整個流程的一致性。Cadence的解決方案是，通過在整個設(shè)計(jì)過程中提高自動化設(shè)計(jì)手段從而保證低功耗設(shè)計(jì)方法論，該解決方案既避免了費(fèi)時費(fèi)力的人工操作，也大大降低了與功耗相關(guān)的芯片故障，并在設(shè)計(jì)過程初期提供功耗的可預(yù)測性，并同時促進(jìn)了IP復(fù)用和RTL輕便性。

?

　　呂豐榮表示，Cadence低功耗解決方案通過將Si2 CPF規(guī)范與Cadence的Encounter和Incisive技術(shù)集成在一起，成為業(yè)界首家能向設(shè)計(jì)師提供在寄存器傳輸級自動呈現(xiàn)低功耗技術(shù)的解決方案，并保證能夠在驗(yàn)證、前端實(shí)現(xiàn)和物理實(shí)現(xiàn)步驟的全過程使用一個通用的格式正確執(zhí)行的EDA供應(yīng)商，這種集成環(huán)境能夠滿足設(shè)計(jì)工程師追求低功耗的迫切要求，同時通過極高的測試覆蓋率保證產(chǎn)品質(zhì)量。

?

　　基于SystemVerilog的“開放式驗(yàn)證方法學(xué)（Open Verification Methodology，OVM）”的Cadence最新一代高速硬件加速與模擬技術(shù)，Cadence Incisive功能驗(yàn)證及Encounter數(shù)字IC設(shè)計(jì)平臺等，都是Cadence低功耗解決方案的重要組成部分。CPF是可在設(shè)計(jì)初期詳細(xì)定義功耗架構(gòu)的標(biāo)準(zhǔn)化格式，因此在設(shè)計(jì)流程初期就可提供功耗的可預(yù)測性，這對降低日益增長的設(shè)計(jì)成本及流片一次成功非常有利。

?

　　居龍表示，中國的Fabless要想?yún)⑴c國際競爭、成為世界級公司就應(yīng)該采用最先進(jìn)的技術(shù)去進(jìn)行創(chuàng)新性開發(fā)，而Cadence會以業(yè)內(nèi)最完整的解決方案及領(lǐng)先的技術(shù)與中國自主創(chuàng)新潮流相呼應(yīng)。居龍透露，Cadence面向工程碩士編寫的教材在經(jīng)教育部認(rèn)證后，將推向相關(guān)高校以傳授Cadence多年積累起的IC設(shè)計(jì)經(jīng)驗(yàn)。

?

?