ＤＥＩ１０１６是ＤｅｖｉｃｅＥｎｇｉｎｅｅｒｉｎｇＩｎｃｏｒｐｏｒａｔｅｄ生產(chǎn)的一種可支持ＡＲＩＮＣ４２９航空總線協(xié)議的串行接收" title="接收">接收、發(fā)送" title="發(fā)送">發(fā)送器件。該器件的主要功能如下：

●串行數(shù)據(jù)字長為３２或２５位；

●串行數(shù)據(jù)速率為１００ｋｂｐｓ或１２．５ｋｂｐｓ；

●具有獨(dú)立的收、發(fā)電路；

●兩個(gè)獨(dú)立的接收器可直接與ＡＲＩＮＣ４２９總線接口；

●具有串／并接收數(shù)據(jù)轉(zhuǎn)換，和并／串發(fā)送數(shù)據(jù)轉(zhuǎn)換功能；

●對(duì)接收的數(shù)據(jù)可進(jìn)行奇偶狀態(tài)校驗(yàn)；并可對(duì)發(fā)送數(shù)據(jù)奇偶狀態(tài)進(jìn)行設(shè)置；

●可自動(dòng)產(chǎn)生字與字之間的間隔；

●采用單一＋５Ｖ供電。

２ ＤＥＩ１０１６的工作原理

ＤＥＩ１０１６的引腳功能及特點(diǎn)以前已有介紹，現(xiàn)僅對(duì)該器件的工作原理作以描述。

２．１ ＤＥＩ１０１６的復(fù)位及初始化

電路上電后，首先在ＭＲ引腳施加２００μｓ的低電平脈沖以使ＤＥＩ１０１６復(fù)位，然后把控制字寫到１６位數(shù)據(jù)總線上，這樣，在ＬＤＣＷ引腳施加低電平便可把控制字寫入到控制字寄存器，爾后便可接收和發(fā)送數(shù)據(jù)。

２．２ ＤＥＩ１０１６的數(shù)據(jù)發(fā)送過程

發(fā)送數(shù)據(jù)時(shí)，首先應(yīng)查詢ＴＸＲ引腳是否為高電平，若是高電平，表明發(fā)送存儲(chǔ)器已空；此時(shí)置ＥＮＴＸ引腳為低電平可停止發(fā)送數(shù)據(jù)，并把要發(fā)送的數(shù)據(jù)寫到１６位數(shù)據(jù)總線上。之后，若要發(fā)送數(shù)據(jù)字１，則置ＬＤ１為低，ＬＤ２為高；若發(fā)送數(shù)據(jù)字２，則置ＬＤ１為高，ＬＤ２為低此時(shí)再查詢ＴＸＲ引腳是否為低電平，若為低電平，表明發(fā)送數(shù)據(jù)已裝載到存儲(chǔ)器中，此時(shí)再置ＥＮＴＸ引腳為高電平即可發(fā)送數(shù)據(jù)。ＤＥＩ１０１６的發(fā)送存儲(chǔ)器最多可裝載８?jìng)€(gè)３２位字長的數(shù)據(jù)，ＤＥＩ１０１６采用的是先進(jìn)先出的發(fā)送順序。

２．３ ＤＥＩ１０１６的數(shù)據(jù)接收過程

當(dāng)接收器１接收到數(shù)據(jù)后，系統(tǒng)會(huì)置ＤＲ１為低電平；而當(dāng)接收器２接收到數(shù)據(jù)后，系統(tǒng)將置ＤＲ２為低電平。欲使接收器１將接收數(shù)據(jù)的字１送至１６位數(shù)據(jù)總線上，應(yīng)先置ＳＥＬ為低電平，再置ＯＥ１為低電平且置ＯＥ２為高。而后再置ＳＥＬ為高電平，便可將字２送至１６位數(shù)據(jù)總線。要使接收器２的數(shù)據(jù)送至１６位數(shù)據(jù)總線上，則置ＯＥ２為低電平，ＯＥ１為高電平即可。

表1 74LS373功能表

３ ＡＴ８９Ｃ５２與ＤＥＩ１０１６的接口設(shè)計(jì)

ＡＴ８９Ｃ５２（Ｕ１）８位微控器與ＤＥＩ１０１６的１６位數(shù)據(jù)總線進(jìn)行數(shù)據(jù)交換時(shí)，必須先利用鎖存器來鎖存數(shù)據(jù)。其接口電路框圖見圖３。發(fā)送數(shù)據(jù)時(shí)，Ｕ１先把要發(fā)送的數(shù)據(jù)分成低８位和高８位送出，并進(jìn)入Ｕ３、Ｕ４鎖存，爾后再把１６位數(shù)據(jù)一同送至ＤＥＩ１０１６Ｕ２的數(shù)據(jù)總線上。Ｕ３、Ｕ４、Ｕ５、Ｕ６均選用７４ＬＳ３７３芯片，它們的內(nèi)部均由Ｄ鎖存器和三態(tài)輸出門組成，其功能表如表１所列。當(dāng)ＯＥ為低電平，且Ｇ為高電平時(shí)，輸出Ｑ與輸入Ｄ之間為直通方式。而當(dāng)ＯＥ為高電平，且Ｇ由高電平跳變?yōu)榈碗娖胶螅亩溯斎霐?shù)據(jù)被Ｄ鎖存器鎖存，之后即使Ｄ端（Ｐ０口）輸入數(shù)據(jù)再發(fā)生變化，也不會(huì)影響已鎖存的數(shù)據(jù)。如果ＯＥ為低電平，系統(tǒng)將輸出原先鎖存的數(shù)據(jù)。為了鎖存低８位數(shù)據(jù)，需要由Ｕ１的ＷＲ和地址選通信號(hào)Ｙ７（由譯碼器Ｕ７譯出）經(jīng)或非門Ｕ８去控制Ｕ３的Ｇ端。實(shí)際上，只有Ｕ１在執(zhí)行寫操作時(shí)，ＷＲ和Ｙ７才同時(shí)為低電平，而此時(shí)低８位數(shù)據(jù)才能被Ｕ３暫時(shí)鎖存。高８位數(shù)據(jù)的鎖存與此類似Ｍ，Ｕ１的Ｐ３．４由高變低可打開Ｕ３、Ｕ４的輸出門，從而使Ｕ３、Ｕ４把數(shù)據(jù)送至Ｕ２的數(shù)據(jù)總線，當(dāng)Ｕ１的Ｐ１．３或Ｐ１．４由高變低以把１６位數(shù)據(jù)裝入發(fā)送存儲(chǔ)器后，Ｐ３．４會(huì)由低變高，此時(shí)Ｕ３、Ｕ４輸出為高阻抗?fàn)顟B(tài)，但不會(huì)影響Ｕ２的數(shù)據(jù)輸出狀態(tài)。其發(fā)送程序如下：

ｍｏｖ ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖ ａ，＃ｄ１ｌ；取字１的低８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ；把字１的低８位鎖入Ｕ３

ｍｏｖ ｄｐｔｒ，＃ｃ０００ｈ

ｍｏｖ ａ，＃ｄ１ｈ；取字１的高８位

ｍｏｖｘ ＠ｄｐｔｒ，ａ；把字１的高８位鎖入Ｕ４

ｃｌｒ ｐ３．４；打開Ｕ３、Ｕ４的輸出

ｎｏｐ

ｃｌｒ ｐ１．３；字１數(shù)據(jù)裝入ＤＥＩ１０１６

ｎｏｐ

ｓｅｔｂ ｐ３．４；關(guān)閉Ｕ３、Ｕ４的輸出

ｓｅｔｂ ｐ１．３

ｍｏｖ ｄｐｔｒ，＃ｅ０００ｈ

ｍｏｖ ａ，＃ｄ２ｌ；取字２的低８位