??? 摘 要： 介紹了一種低成本應(yīng)用于音頻D類放大器，無需外接濾波器，放大器采用全差分電路，利用脈寬調(diào)制方法去除了輸出濾波器，電路可以工作在2.5V～5V電源電壓下，電路采用6V CSMC 0.5μm DPTM工藝，利用MATLAB和Hspice工具仿真，放大器接8Ω的負(fù)載，電源電壓為3.6V，在高保真音頻范圍內(nèi)(20Hz～20kHz)，轉(zhuǎn)換效率可以達(dá)到88％，連續(xù)平均功率0.1W時(shí)，其THD+N小于0.06%。
??? 關(guān)鍵詞： D類放大器；無濾波；THD；反饋環(huán)路
?
??? 在音頻功率放大電路的設(shè)計(jì)中，D類放大器因其轉(zhuǎn)換效率較高越來越受到歡迎。線性放大器理論輸出最大效率為78.5％，實(shí)際使用的效率則在30％，而D類放大器理論上的效率為100％，實(shí)際使用效率超過70％。特別是對(duì)于高功率放大器設(shè)計(jì)，效率越高，系統(tǒng)產(chǎn)生的熱量也就越少，故可以簡(jiǎn)化系統(tǒng)的熱設(shè)計(jì)。而對(duì)于小功率消費(fèi)類電子，效率越高則意味著系統(tǒng)的使用壽命越長。
??? D類放大器為了能和線性放大器競(jìng)爭(zhēng)，必須要求低的THD。一般來講，在D類放大器中，影響THD值的主要原因?yàn)?a class="innerlink" href="http://ihrv.cn/tags/三角波" title="三角波" target="_blank">三角波的非線性以及開關(guān)器件引入的電源和地噪聲。前一種采用中等頻率的三角波(250kHz～300kHz)，因?yàn)楦叩牟蓸宇l率雖然有利于信噪比（SNR），但也會(huì)降低三角波的線性度，同時(shí)對(duì)電路的要求也更高；另外，為了克服電源引入的噪聲，可以使用負(fù)反饋環(huán)路來提高放大器的電源抑制比（PSRR），從而降低電源對(duì)信號(hào)的干擾。由于傳統(tǒng)的D類放大器的輸出級(jí)，為了降低采樣信號(hào)對(duì)有用信號(hào)的干擾，使用LC濾波器濾掉采樣信號(hào)，還原有用信號(hào)。為了使系統(tǒng)成本降低，以及減少外圍元件的數(shù)量，本文設(shè)計(jì)出了無外接濾波器的D類放大器。
??? 傳統(tǒng)PWM調(diào)制型D類放大器需要外接濾波器來重建信號(hào)和減少系統(tǒng)的電磁干擾（EMI），在參考文獻(xiàn)[1]中利用數(shù)字信號(hào)處理技術(shù)可以減輕對(duì)濾波器的需求。雙邊采樣PWM調(diào)制器或者“三態(tài)”PWM調(diào)制器可以不用外接濾波器，這樣既節(jié)省了系統(tǒng)成本，同時(shí)也減少了PCB面積，特別對(duì)便攜式設(shè)備顯得更加有優(yōu)勢(shì)。因此，本文采用簡(jiǎn)單的一階閉環(huán)結(jié)構(gòu)，且使用“三態(tài)”調(diào)制，消除了對(duì)外接濾波器的需要。
1 無濾波D類放大器工作原理
??? 對(duì)D類放大器的設(shè)計(jì)，主要有兩種方式[2]：開環(huán)和閉環(huán)。開環(huán)方式是直接把輸入的音頻信號(hào)送到比較器中與三角波進(jìn)行比較，輸出PWM波形，PWM波形驅(qū)動(dòng)輸出開關(guān)級(jí)，見圖1。開環(huán)的方式能夠提供比較合適的特性，但對(duì)電源和襯底的噪聲抑制較差，結(jié)果會(huì)降低輸出音頻信號(hào)的質(zhì)量。閉環(huán)結(jié)構(gòu)利用負(fù)反饋來提高D類放大器的性能，反饋系統(tǒng)本身就能提高對(duì)電源和襯底噪聲的抑制，抑制能力一般隨環(huán)路濾波器的階數(shù)增加。
?
??? 美國德州儀器提出了一種無需外接濾波器的調(diào)制方法[3]，這就使得高效率D類放大器全部集成在芯片上成為可能。用這種方法必須要求放大器是全差分，同時(shí)輸出結(jié)構(gòu)必須是全橋輸出結(jié)構(gòu)，全橋電路可以使用“三態(tài)”調(diào)制以減少差分EMI。在傳統(tǒng)的差分工作方式中，半橋A的輸出極性必須與半橋B的輸出極性相反。只存在兩種差分工作狀態(tài)：輸出A高（1），輸出B低（0）；輸出A低（0），輸出B高（1）。但是，還存在另外兩個(gè)共模狀態(tài)，即兩個(gè)半橋輸出的極性相同（都為高（1）或都為低(0))。這兩個(gè)共模狀態(tài)之一可與差分狀態(tài)配合產(chǎn)生“三態(tài)”調(diào)制，LC濾波器的差分輸入可以為（1，0，－1）。零狀態(tài)可用于表示低功率水平，代替“兩態(tài)”方案中在正狀態(tài)和負(fù)狀態(tài)之間的開關(guān)。在零狀態(tài)期間，LC濾波器的差分動(dòng)作非常小，雖然實(shí)際增加了共模EMI，但減少了差分EMI，差分優(yōu)勢(shì)只適用于低功率水平，因?yàn)檎隣顟B(tài)和負(fù)狀態(tài)仍必須用于對(duì)揚(yáng)聲器提供大功率。
??? 如果D類放大器采用全差分電路結(jié)構(gòu)，輸出端可以不接濾波器，或者說具有三個(gè)電平。這個(gè)三個(gè)電平是由兩個(gè)二進(jìn)制信號(hào)（0和1）之差決定的，其輸出電平可能是（1，0，－1）。在“三態(tài)”調(diào)制中，信號(hào)中的無用能量減少，因此，重建信號(hào)所需要濾掉的總量將減少，而對(duì)于某些特定的負(fù)載（具有感性的揚(yáng)聲器），本身就可以作為一個(gè)濾波元件。對(duì)于“二態(tài)”調(diào)制器，在揚(yáng)聲器之前串聯(lián)一個(gè)LC濾波器，由于采用“三態(tài)”調(diào)制，對(duì)外接濾波器的要求更低，以至可以不用外接LC濾波器，見圖2，僅用具有感性的揚(yáng)聲器作為濾波元件就足夠了。當(dāng)然，全差分電路系統(tǒng)同樣可以提高CMRR性能。
?
??? 根據(jù)以上分析，設(shè)計(jì)出了圖2所示的D類放大器結(jié)構(gòu)。輸入信號(hào)與輸出端的反饋信號(hào)進(jìn)行疊加，產(chǎn)生一誤差信號(hào)，通過模擬積分器后與三角波進(jìn)行比較得到PWM波形，PWM波通過控制功率開關(guān)管驅(qū)動(dòng)負(fù)載。由于輸出級(jí)是數(shù)字信號(hào)，因此反饋信號(hào)必須進(jìn)行低通濾波后，與輸入信號(hào)疊加。反饋回路使用了二階低通濾波器。
2 電路實(shí)現(xiàn)
??? 在研究系統(tǒng)的穩(wěn)定性之前，對(duì)電路的實(shí)現(xiàn)進(jìn)行一些討論，這是因?yàn)橄到y(tǒng)的穩(wěn)定性依賴一些寄生以及電路結(jié)構(gòu)的選擇。
??? 圖3描述了D類放大器的電路實(shí)現(xiàn)，反饋環(huán)路由二階的低通濾波器組成。由于輸出信號(hào)是一高頻信號(hào)，二階低通濾波器將濾掉輸出端的載波信號(hào)，積分器由一階低通濾波器組成，對(duì)輸入信號(hào)與反饋信號(hào)求和后進(jìn)行積分，積分器的輸出加到比較器的同相端，比較器的反相端加三角波，比較器的輸出控制功率開關(guān)管。
?
????本電路中最重要的模塊是全差分運(yùn)算放大器，其電路如圖4所示。其中偏置電路和共模反饋略去，由于輸入信號(hào)電平比較低，采用PMOS晶體管做輸入級(jí)，輸出要求幅度比較大，故第二級(jí)采用共源級(jí)來提高輸出端的幅度。PWM比較器采用Rail-to-Rail輸入比較器，這樣使輸入信號(hào)的共模范圍得到提高[2]。開關(guān)功率管的輸出驅(qū)動(dòng)采用死區(qū)控制時(shí)間，以避免開關(guān)功率管同時(shí)導(dǎo)通，產(chǎn)生大的尖峰電流，損壞開關(guān)功率晶體管，同時(shí)也影響功率放大器的效率。
?
3 穩(wěn)定性分析
?????在比較器的輸出，“兩態(tài)”PWM信號(hào)的平均幅度可以表示成：
?????
k表示比較器的有效增益[4-5]，Vin和Vout分別是PWM比較器的輸入和輸出。當(dāng)輸入信號(hào)的頻率比三角波信號(hào)頻率低得多時(shí)，這個(gè)表達(dá)式被用來驗(yàn)證這個(gè)線性系統(tǒng)的穩(wěn)定性[6]。一般來講，音頻信號(hào)的頻率范圍在20Hz~20kHz，三角波的頻率選擇在250kHz～300kHz范圍內(nèi)。
??? 對(duì)于圖3所示的系統(tǒng)，可以得到其閉環(huán)傳輸函數(shù)為：
??? 
其中：
定義為比較器的有效增益?？梢钥闯稣麄€(gè)環(huán)路的增益
整個(gè)系統(tǒng)是個(gè)三階系統(tǒng)，因此穩(wěn)定性是至關(guān)重要的。為了使系統(tǒng)穩(wěn)定，要求反饋回路的－3dB頻率點(diǎn)近似為三角波的采樣頻率，設(shè)計(jì)成300kHz，而模擬積分器的－3dB頻率小于采樣頻率的1/4[7]，設(shè)計(jì)成65kHz。
4 電路仿真與分析
??? 本文所設(shè)計(jì)的D類放大器，閉環(huán)幅頻響應(yīng)如圖5所示，利用0.5μm CSMC DPTM CMOS工藝模型進(jìn)行仿真分析，對(duì)于4Ω的負(fù)載，電源電壓3.6V最大輸出功率為1.3W，THD為10％；輸出功率為0.1W時(shí)，THD+N小于0.06％。如果電源電壓為5V，負(fù)載為8Ω輸入信號(hào)頻率為10kHz，輸出功率為1.3W，得到THD為0.13%，對(duì)輸出波形進(jìn)行FFT分析，結(jié)果如圖6所示。
?
?
??? 本文設(shè)計(jì)出了無外接濾波器的D類音頻功率放大器，從而減小了系統(tǒng)設(shè)計(jì)成本和外接元件，放大器采用全差分電路結(jié)構(gòu)，同時(shí)，為了能夠抑制電源和襯底噪聲，系統(tǒng)引入負(fù)反饋，通過HSPICE仿真，電源電壓為3.6V時(shí)，放大器THD小于0.06％，PSRR大于60dB；輸出最大功率為1.3W，效率高于88％，適用于使用電池供電的便攜式設(shè)備產(chǎn)品。
參考文獻(xiàn)
[1] NIELSEN K，.Areview and comparison of pulse width modulation(PWM) methods for analog and digital input switching power amplifiers，in Proc.102nd AES Convention，Mar.1997，pp.1-57.Preprint #4446(G4).
[2] BRETT F.A 700+-mW class d design with derect Battery hookup in a 90-nm process；IEEE J.of Solid-State?Circuits，2005，(9).
[3] CHEN，Wayne T，R Clif Jones.Concepts and design of?filterless Class-D audio amplifiers.Texas Instruments Technical Journal，2001，(4).
[4] MIDDLEBROOK R.D.Small-signal modeling of pulse-width modulated switched-mode power converters，Proc.IEEE，1988，(4)343-354.
[5] MIDDLEBROOK R.D，CUK S.A general unified approach to modeling switching converters power stages，in Proc.IEEE?Power Electron.Spec.Conf.，1976：18-34.
[6] ADDUCI P，Edoardo Botti，Enrico Dallago，,etc.，PWM Power Audio Amplifier With Voltage/Current Mixed Feedback for?High-Efficiency Spedkers，IEEE Transactions on industrial?Electronics，2007，(4).
[7] MAESHALL W Leach，J.Introduction to Electro acoustics?and Audio Amplifier Design，Second Edition，published by?Kendall/Hunt，2001.
[8] MICHAEL S.Optimized Modulation Scheme Eliminates?Output Filter.AES Preprint#5196，109th，Convention，2000，(9)：22-25.