低噪聲放大器（ LN A）是射頻收發(fā)機的一個重要組成部分， 它能有效提高接收機的接收靈敏度， 進而提高收發(fā)機的傳輸距離。因此低噪聲放大器的設計是否良好，關系到整個通信系統(tǒng)的通信質量。本文以晶體管ATF54143 為例， 說明兩種不同低噪聲放大器的設計方法， 其頻率范圍為2~ 2. 2 GHz；晶體管工作電壓為3 V；工作電流為40 mA; 輸入輸出阻抗為50Ω。

1 定性分析

1. 1 晶體管的建模

通過網絡可以查閱晶體管生產廠商的相關資料， 可以下載廠商提供的該款晶體管模型，也可以根據實際需要下載該管的S2P 文件。本例采用直接將該管的S2P文件導入到軟件中， 利用S 參數為模型設計電路。如果是第一次導入， 則可以利用模塊SParams 進行S 參數仿真， 觀察得到的S 參數與S2P 文件提供的數據是否相同， 同時， 測量晶體管的輸入阻抗與對應的最小噪聲系數， 以及判斷晶體管的穩(wěn)定性等， 為下一步驟做好準備。

1. 2 晶體管的穩(wěn)定性

對電路完成S 參數仿真后， 可以得到輸入/ 輸出端的mu 在頻率2~ 2. 2 GHz 之間均小于1， 根據射頻相關理論，晶體管是不穩(wěn)定的。通過在輸出端并聯(lián)一個10 Ω和5 pF 的電容， m2 和m3 的值均大于1， 如圖1，圖2 所示。晶體管實現(xiàn)了在帶寬內條件穩(wěn)定， 并且測得在2. 1 GHz 時的輸入阻抗為16. 827- j16. 041。同時發(fā)現(xiàn)， 由于在輸出端加入了電阻， 使得Fmin由0. 48 增大到0. 573，Topt 為0. 329 ∠125. 99°， Zopt = （ 30. 007 +j17. 754） Ω 。其中， Topt 是最佳信源反射系數。

圖1 利用模塊SParams 進行仿真的電路原理圖

圖2 輸入/ 輸出mu 與頻率的關系

1. 3 制定方案

如圖3 所示， 將可用增益圓族與噪聲系數圓族畫在同一個Ts 平面上。通過分析可知， 如果可用增益圓通過最佳噪聲系數所在點的位置， 并根據該點來進行輸入端電路匹配的話， 此時對于LNA 而言， 噪聲系數是最小的， 但是其增益并沒有達到最佳放大。因此它是通過犧牲可用增益來換取的 。在這種情況下， 該晶體管增益可以達到14 dB 左右， Fmin 大約為0. 48, 如圖3 所示。

另一種方案是在可用增益和噪聲系數之間取得平衡， 以盡可能用小噪聲匹配為目標，采用在兼顧增益前提下的設計方案。在這種情況下該晶體管增益大約為15 dB左右， Fmin大約為0. 7（ 見圖3） 。這個就是本文中提到的第2 種方案。

圖3 同一個Ts 平面上的可用增益圓族與噪聲系數圓族。

2 以最佳噪聲系數為設計目標方案的仿真

2. 1 輸入匹配電路設計

對于低噪聲放大器， 為了獲得最小的噪聲系數， Ts有個最佳Topt 系數值， 此時LNA 達到最小噪聲系數， 即達到最佳噪聲匹配狀態(tài)。當匹配狀態(tài)偏離最佳位置時，LNA 的噪聲系數將增大。前面定性分析中已經獲得Topt= 0. 329∠125. 99°， 以及對應的Zopt = 30. 007 +j17. 754 Ω 。下面可以利用ADS 的Passive CIRcuit / MicorST rip Co nt ro lWindow 這個工具， 自動生成輸入端口的匹配電路。

在原理圖中添加一個DA_SSMatch1 的智能模塊，然后修改其中的設置： F = 2. 1 GH z, Zin= 50Ω。值得注意的是， 利用該工具生成匹配電路時， Zload 是Zopt 的共軛。設置完畢后，再添加一個MSub 的控件， 該控件主要用于描述基板的基本信息，修改其中的設置為H =0. 8 mm， Er = 4. 3，Mur = 1， CONd= 5. 88 × 107 ，H u =1. 0e+ 33 mm， T = 0. 03 mil。設置完后， 即可進行自動匹配電路的生成，結果電路如圖4 所示。

圖4 輸入端口的匹配電路

將輸入匹配電路添加到圖1 后再進行S 參數的仿真?？梢钥吹?， 最佳噪聲系數Topt 的位置由于輸入匹配電路的加入而成功匹配到50Ω的位置。

2. 2 輸出端匹配電路設計

根據最大功率增益原則進行輸出端匹配電路的設計（ 考慮到輸出穩(wěn)定電路的存在，對輸出阻抗的影響， 在進行輸出阻抗測量時要把穩(wěn)定電路計算在內） , 即將輸出阻抗（ Zout= 8. 055- j8. 980, 如圖5 所示） 使用上述的方法匹配到50 Ω 。得到的輸出端匹配電路如圖6所示。

圖5 輸出阻抗匹配

圖6 輸出端匹配電路

2. 3 仿真結果

觀察最后的仿真結果可以看到， 增益為14. 4 dB;噪聲系數為0. 586, 這與穩(wěn)定后的晶體管最佳噪聲系數0. 573非常接近， 且增益平坦度低， 穩(wěn)定性能優(yōu)異。具體性能指標如圖7 所示。

圖7 原理圖仿真數據

3 以噪聲系數為主兼顧增益為設計目標方案的仿真

3. 1 輸入匹配電路設計

如果選擇基板材料為環(huán)氧玻璃FR4 基板， 介電常數為4. 3, 厚度為0. 8 mm, 則2. 1 GHz 時的晶體管輸入阻抗為16. 827- j16. 041。采用上述匹配電路生成方法， 輸入匹配電路采用A DS 設計向導中的單支節(jié)模塊來設計?？梢院芸斓玫綀D8 中的匹配電路。如圖9 所示， 圖中m6 = 50（ 0. 927+ j0. 001） 。與50Ω的非常接近， 所以得出的輸入端匹配情況比較合理。

圖8 輸入匹配電路

圖9 加入輸入匹配電路后的S 11 的smit h 原圖

3. 2 輸出匹配電路設計

在完成輸入匹配電路設計之后， 可以對輸出匹配電路進行設計。在此充分發(fā)揮CAD 軟件的優(yōu)勢， 借助優(yōu)化的方法來實現(xiàn)?；具^程如下：

將輸入匹配電路的結果添加到圖10 中，并在晶體管輸出端添加如圖所示的微帶。調出優(yōu)化控件， 并將優(yōu)化的目標設置為dB （ S ） 11））為- 20, dB （S （ 22）） 為- 15。

在優(yōu)化開始時， 先將T L1, T L2, TL3 寬度設置為61. 394 mil, 這是為了保障在考慮到板材、板材厚度等因素下微帶線的特性阻抗為50 Ω。預設T L1, T L2,TL3 的長度， 優(yōu)化一次后， 刷新結果， 觀察各種圖表的指標是否更好， 數值是否達到設置的最大值， 如果達到最大值， 再次改變設置值重新優(yōu)化。反復多次后， 將會達到再次改變這幾個數值， 若改變后對于各種指標作用不大，可以嘗試改變電阻和輸入匹配的數值再進行優(yōu)化。

通過多次調試發(fā)現(xiàn)， R1 設為15Ω， 以及加上TL7后， 增益和噪聲系數以及輸入輸出駐波比效果更好。仿真電路原理圖及優(yōu)化控件和目標控件如圖10 所示。

圖10 仿真電路原理圖及優(yōu)化控件和目標控件

3. 3 仿真結果

觀察最后的仿真結果可以看到， 增益為15. 816 dB；噪聲系數為0. 708， 該指標均比定性分析時的都要好，其他性能指標如圖11 所示。

圖11 原理圖仿真數據

4 結 語

通過對晶體管進行定性分析， 可以根據實際需要選擇低噪聲前置放大器的設計方案，第一種方案的最佳噪聲系數是以犧牲增益而得到的； 第二種方案是以提高噪聲系數為代價，降低駐波比VSWR 的值得到的。2 種方法利用計算機輔助設計工具均可以快速實現(xiàn)， 各有各自的存在價值， 這在很多場合都得到了應用。