在當(dāng)今飛速發(fā)展的電子設(shè)計(jì)領(lǐng)域，高速化和小型化已經(jīng)成為設(shè)計(jì)的必然趨勢。與此同時(shí)，信號頻率的提高、電路板的尺寸變小、布線密度加大、板層數(shù)增多而導(dǎo)致的層間厚度減小等因素，則會引起各種信號完整性問題。因此，在進(jìn)行高速板級設(shè)計(jì)時(shí)必須考慮到信號完整性問題，掌握信號完整性理論，進(jìn)而指導(dǎo)和驗(yàn)證高速PCB 的設(shè)計(jì)。在所有的信號完整性問題中，串?dāng)_現(xiàn)象是非常普遍的。串?dāng)_可能出現(xiàn)在芯片內(nèi)部，也可能出現(xiàn)在電路板、連接器、芯片封裝以及線纜上[1]。所以分析串音現(xiàn)象產(chǎn)生的機(jī)理以及提出相應(yīng)的防范措施對于硬件工程師來說具有實(shí)際的指導(dǎo)意義，本文正是基于此目的進(jìn)行研究的。
1 串音產(chǎn)生的機(jī)理
    常見的電子電路中，所處理的信號的波長遠(yuǎn)大于實(shí)際電路的物理尺寸，因此PCB上的信號線都被認(rèn)為是理想的互連線，這在工作頻率不高時(shí)可以得到足夠精度的近似。然而電路工作頻率變高時(shí)，即工作波長與傳輸線尺度大小差不多時(shí)，以集總模式來描述電路的行為其誤差相當(dāng)大，因此必須以分布參數(shù)模式來考慮電路的行為。分布參數(shù)模式的做法是將傳輸線分成很小的片段，每一小片段可用電阻、電容及電感代表小片段的電路行為，將每一小片段整合起來即為整個(gè)電路行為。當(dāng)高頻電流通過傳輸線時(shí)，導(dǎo)線將產(chǎn)生熱耗，這表明導(dǎo)線具有分布電阻；由于導(dǎo)線間絕緣不完善而存在漏電流，這表明沿線處有分布電導(dǎo)；電流通過導(dǎo)線，在周圍產(chǎn)生磁場，即導(dǎo)線存在分布電感；兩導(dǎo)線間存在電位差，其間產(chǎn)生電場，則表明導(dǎo)線間存在分布電容。
    串音是一種信號干擾現(xiàn)象，發(fā)生于相鄰信號線間的電磁耦合，這樣就會影響到彼此之間原來信號的大小。相鄰的信號之間形成互感與分布電容，電磁耦合就是通過互感或者分布電容將能量轉(zhuǎn)移到彼此臨近的信號線上。串音依發(fā)生位置可以分為近端串音(near-end crosstalk)和遠(yuǎn)端串音(far-end crosstalk）。圖1為兩傳輸線發(fā)生串音的示意圖及其等效電路圖,兩平行線長度為L，驅(qū)動(dòng)線上傳送一正沿的脈沖波，假定在X點(diǎn)經(jīng)由互容和互感會在受干擾線上造成不必要的噪聲干擾。驅(qū)動(dòng)線在X點(diǎn)通過分布電容Cm產(chǎn)生一個(gè)電流IC流經(jīng)受到干擾的導(dǎo)線上，此電流將分成兩個(gè)大小相等方向相反的電流向受干擾線的兩個(gè)端點(diǎn)流去,而驅(qū)動(dòng)線在X點(diǎn)也通過互感M產(chǎn)生一個(gè)電流IL流到受干擾線上,此電流在受干擾線上的方向因楞次定律其方向?qū)⑴c驅(qū)動(dòng)線上的電流方向相反。因此在受干擾線上將有IC-IL的電流流向遠(yuǎn)端,并且會有IC+IL的電流流向近端。

2 串音仿真及結(jié)果分析
    選取FR4為基材的PCB板,介電常數(shù)εr=4.2,板厚h=0.8 mm, 耗散因子TanD=0.02；線寬W=1.5 mm,線厚T=0.04 mm, 線長L=112 mm，其中耦合線長為50 mm, 線材的電導(dǎo)率σ=5.8E007。仿真的具體方法是先在HFSS中建立傳輸線模型,從HFSS中導(dǎo)出S參數(shù)文件（*SNP），然后再把S參數(shù)模型導(dǎo)入ADS在時(shí)域中求得近端及遠(yuǎn)端串音,如圖2所示。在電路仿真中使用50 Ω的電阻進(jìn)行端接是為了消除末端反射。

2.1上升沿時(shí)間對串音的影響
    選取5個(gè)上升沿時(shí)間分別為100 ps、200 ps、300 ps 400 ps和500 ps 來分析上升沿時(shí)間對串音影響的程度。圖3是近遠(yuǎn)端c串?dāng)_的波形圖。

    從數(shù)據(jù)表1中可以看到，隨著上升沿時(shí)間的增大，近端及遠(yuǎn)端的串音都有減少，但遠(yuǎn)端串音的減少幅度比較大，造成這一現(xiàn)象主要是上升沿時(shí)間與信號的傳播延遲有關(guān)。由于與串?dāng)_相關(guān)的電場大部分穿過的是空氣，而不是其他介質(zhì)材料，導(dǎo)致容性串?dāng)_比感性串?dāng)_小，從而導(dǎo)致遠(yuǎn)端串?dāng)_為負(fù)數(shù)[2]。數(shù)字脈沖沿傳輸線傳播，其上升沿和下降沿將不斷地在相鄰傳輸線上感應(yīng)出噪聲。在圖4中，驅(qū)動(dòng)線上發(fā)送一個(gè)信號邊沿時(shí)，與此同時(shí)，近遠(yuǎn)端產(chǎn)生串音并向相應(yīng)的方向傳播。當(dāng)信號邊沿在TD時(shí)刻(TD是傳輸線的時(shí)延)到達(dá)驅(qū)動(dòng)線的遠(yuǎn)端時(shí)，驅(qū)動(dòng)信號和遠(yuǎn)端串?dāng)_到達(dá)端接電阻。但是，就在信號端接前，被感應(yīng)傳輸線上感應(yīng)出近端串?dāng)_，這是最后的串?dāng)_分量，直到2TD時(shí)刻才會到達(dá)近端。這是因?yàn)?，該串?dāng)_始于0時(shí)刻，持續(xù)時(shí)間為2TD（對應(yīng)于傳輸線電氣長度的兩倍）。此外，遠(yuǎn)端串?dāng)_發(fā)生在TD時(shí)刻，持續(xù)時(shí)間約等于信號的上升/下降時(shí)間。

2.2 跨不連續(xù)地平面對串音的影響
　　在地平面上開一個(gè)寬w=32 mm、 間隙d=3 mm的槽, 如圖5所示。

     為證明開槽的大小對串?dāng)_的影響程度，加大槽的寬度從32 mm~52 mm進(jìn)行對比，串?dāng)_的變化程度如圖6所示。

    從上面的圖形可以看出，地平面上的槽開得越寬，近端和遠(yuǎn)端的串?dāng)_就越嚴(yán)重，產(chǎn)生這一現(xiàn)象的主要原因是傳輸線的特性阻抗發(fā)生了改變。在開槽區(qū)域，傳輸線到地的電容減小而電感量增加從而導(dǎo)致傳輸線在開槽區(qū)域具有較高的特性阻抗進(jìn)而導(dǎo)致阻抗不連續(xù)。正常情況下，信號線的返回路徑就在信號線正下方的區(qū)域內(nèi)，然而一旦地平面上有開槽就將使返回路徑加大,如圖7所示，能量的大部分在槽的邊沿處被反射回去，這樣就很容易引起線間的噪聲[4]。

2.3 驅(qū)動(dòng)模式對串音的影響
    差模與共模的走線其電磁作用的方式是不同的，這兩種傳輸模式的傳輸線之間的寄生電感與電容的參數(shù)也會不一樣，這些參數(shù)會影響到串?dāng)_噪聲大小，取上升沿時(shí)間Trise=0.3 ns，仿真示意圖如圖8所示。

    由于信號完整性直接依賴于信號源阻抗和傳輸線阻抗，而且事實(shí)上信號耦合程度和開關(guān)模式會使走線的有效特性阻抗發(fā)生改變，所以耦合程度和驅(qū)動(dòng)模式將影響串?dāng)_噪聲的性質(zhì)[3]。
2.4 中間保護(hù)線是否接地對串音的影響
    中間保護(hù)線不接地、兩端接地以及每隔1/4波長接地三種情況來觀察其對串音影響的大小，如圖9所示。

    從仿真圖10的結(jié)果來看，在信號線之間加保護(hù)線但又不接地將起不到屏蔽或減小串?dāng)_的作用，這主要是因?yàn)槠渲幸桓盘柧€產(chǎn)生的反射串?dāng)_到中間保護(hù)線，而保護(hù)線是開路的沒有正常地端接起來，所以中間保護(hù)線把反射串?dāng)_的能量再次耦合到另一根信號線上，因此導(dǎo)致傳輸線之間的串?dāng)_增加。而若保護(hù)線接地，則大部分反射串?dāng)_就會流向地平面，從而減小信號線之間的串?dāng)_耦合，若要嚴(yán)格防止串?dāng)_，就要把保護(hù)線每隔1/4波長打接地孔[5]，這種接地方式屏蔽效果最好的。
    串音現(xiàn)象在硬件系統(tǒng)中是難以完全消除的，只能設(shè)法減小。本文只列出四種影響串音的因素，實(shí)際上影響串音的因素很多。通過對這些因素的仿真分析，可以得到如下幾種減小串音的方法：
    (1) 用平面作為返回路徑,盡量不要跨分割平面走線。
    (2) 在布線空間允許的條件下，盡可能增加信號線之間的間距。一般使線間距大于線寬三倍以上。可以使串音控制在5%以內(nèi)，這是個(gè)經(jīng)驗(yàn)法則。
    (3) 如果串?dāng)_要求嚴(yán)格，信號隔離度要求比較高時(shí)，可以采用信號線中間防護(hù)布線，但是一定要在保護(hù)線兩端或者整條線有多處接地孔。
    (4) 盡量減小信號線的耦合長度。
    (5) 良好的阻抗匹配可以大幅度減小串?dāng)_反射。
    (6) 使用介電常數(shù)低的基板,使用較小介電常數(shù)的材料可以使布線間距相同時(shí)的串?dāng)_減小，或者對相同的串?dāng)_指標(biāo)可以使其布線間距更小[6]。
參考文獻(xiàn)
[1] BOGATIN E. 信號完整性分析[M].李玉山,李麗平,譯. 北京:電子工業(yè)出版社,2006.
[2] HALL S H, HALL G W, MCCALL J A. 高速數(shù)字系統(tǒng)設(shè)計(jì)互連理論和設(shè)計(jì)實(shí)踐手冊[M]. 伍微,譯. 北京:機(jī)械工業(yè)出版社,2006.
[3] JOHNSON H, GRAHAM M.高速數(shù)字設(shè)計(jì)[M].沈文,朱來文,陳宏偉,等譯. 北京: 電子工業(yè)出版社, 2007.
[4] LAWDAY G, IRELAND D, EDLUND G. A signal integrity engineer’s companion[M]. Prentice Hall.2008.
[5] MBAIRI F D,Siebert WP, Hesselbom H. On the problem of using guard traces for high frequency differential lines  crosstalk reduction[J]. IEEE Transactions on Components  and Backaging Technologies, 2007,30(1):67-74.
[6] 吳昊，陳少昌，王杰玉.高速數(shù)字系統(tǒng)的串?dāng)_問題分析[J].現(xiàn)代電子技術(shù)，2009,32(1):170-173.