全球衛(wèi)星導(dǎo)航具有政治、經(jīng)濟(jì)、軍事等多方面的重要意義，世界各大國(guó)和國(guó)家集團(tuán)都在競(jìng)相發(fā)展全球定位衛(wèi)星系統(tǒng)。目前4大衛(wèi)星導(dǎo)航系統(tǒng)(GPS，Galileo，GLONASS以及中國(guó)的BD-2)并存的格局日漸端倪，多個(gè)導(dǎo)航衛(wèi)星星座的建立使多星座兼容操作成為可能。對(duì)多星座兼容接收機(jī)而言，同一時(shí)刻可視衛(wèi)星的數(shù)量增加，一方面使系統(tǒng)的可用性得到了提高，另一方面使衛(wèi)星的選擇范圍擴(kuò)大，有利于我們采用選星策略去選擇位置更好的衛(wèi)星，提高定位精度等。GPS是目前世界上最成熟的衛(wèi)星導(dǎo)航系統(tǒng)，BD-2是我國(guó)自主研發(fā)的新一代衛(wèi)星導(dǎo)航系統(tǒng)。目前，對(duì)G-PS／BD-2兼容接收機(jī)的研究還處于起步階段。針對(duì)GPS和BD-2開(kāi)展研究，對(duì)于我國(guó)國(guó)家經(jīng)濟(jì)安全和國(guó)防安全意義重大。
    隨著GPS抗干擾技術(shù)的發(fā)展，為了實(shí)現(xiàn)數(shù)字波束形成，在此基礎(chǔ)上,加上某種自適應(yīng)抗干擾算法，現(xiàn)代的GPS接收機(jī)一般都采用陣列天線，要求有多個(gè)天線接收通道。因此多通道多載波的DDC設(shè)計(jì)是實(shí)現(xiàn)GPS／SD-2接收機(jī)的重要基礎(chǔ)，也是設(shè)計(jì)實(shí)現(xiàn)中的難點(diǎn)，隨著DDC通道數(shù)增加硬件資源開(kāi)銷(xiāo)增大，增加了硬件設(shè)計(jì)的困難。這里采用專用數(shù)字下變頻器件ISL5416，結(jié)合實(shí)際工程需求完成了16陣元GPS／BD-2接收機(jī)的DDC設(shè)計(jì)。

1 系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)
1．1 整體結(jié)構(gòu)
    該系統(tǒng)設(shè)計(jì)有16個(gè)天線陣元。接收的信號(hào)有GPS的L1波段，信號(hào)頻帶為(1575.42±1.023)MHz，BD-2的B1波段，信號(hào)頻帶為(1561.098± 2.046)MHz。
    接收機(jī)總體框圖如圖1所示。16個(gè)天線分別對(duì)應(yīng)16個(gè)射頻通道，射頻通道只是信號(hào)通路，信號(hào)經(jīng)過(guò)射頻通道沒(méi)有發(fā)生性質(zhì)變化，只是信號(hào)頻譜從射頻搬移到中頻。接收機(jī)對(duì)北斗和GPS信號(hào)的接收共用一個(gè)射頻通道，并且這一射頻通道在結(jié)構(gòu)上也更加簡(jiǎn)化。ADC輸出的數(shù)字信號(hào)仍然屬于多載波的中頻信號(hào)，需通過(guò)2個(gè)DDC通道作下變頻處理從而分別得到GPS和BD-2信號(hào)的數(shù)字基帶信號(hào)。因此，最終實(shí)現(xiàn)16個(gè)陣元的信號(hào)接收需要32個(gè)DDC通道，ISL5416是4通道DDC，8片ISL5416組合的結(jié)構(gòu)能夠?qū)崿F(xiàn)系統(tǒng)要求。

1．2 工作原理
    軟件無(wú)線電中，信號(hào)的解調(diào)是在基帶上完成的，因此基于低通或帶通采樣得到的數(shù)字中頻信號(hào)都需要通過(guò)數(shù)字正交變頻技術(shù)轉(zhuǎn)換為數(shù)字基帶信號(hào)。數(shù)字下變頻器是將實(shí)數(shù)的數(shù)字中頻信號(hào)轉(zhuǎn)換為復(fù)數(shù)的數(shù)字基帶信號(hào)，其正交性由數(shù)控振蕩器(NCO)輸出的正交本振來(lái)保證。經(jīng)下變頻的數(shù)字基帶信號(hào)一般都有比較嚴(yán)重的過(guò)采樣狀態(tài)，因此在下變頻中要進(jìn)行抽取處理，降低數(shù)據(jù)率，減輕后續(xù)處理的負(fù)擔(dān)。數(shù)字下變頻框圖如圖2所示。

2 設(shè)計(jì)實(shí)現(xiàn)
2．1 器件選型
    目前數(shù)字下變頻器主流實(shí)現(xiàn)方案有2種：FPGA方案和ASIC芯片方案。
    1)FPGA擅長(zhǎng)并行運(yùn)算和流水線處理，能夠滿足DDC對(duì)高速處理需求，另外，由于FPGA設(shè)計(jì)的靈活性，使DDC模塊能根據(jù)具體系統(tǒng)的需求量身定制，實(shí)現(xiàn)資源和性能的優(yōu)化，特別適合一些需要高帶寬或特殊采樣率的場(chǎng)合。其缺點(diǎn)是參數(shù)調(diào)整的靈活性差難以實(shí)現(xiàn)可變帶寬，程序的效率和可靠性難以保證，開(kāi)發(fā)調(diào)試難度大，另外占用FPGA資源較多。
    2)由于DDC在無(wú)線電系統(tǒng)中應(yīng)用廣泛，DDC專用芯片(ASIC)的性能經(jīng)過(guò)嚴(yán)格驗(yàn)證，其可靠性和穩(wěn)定性相對(duì)FPGA程序要高很多，用戶可靈活配置其內(nèi)部參數(shù)以實(shí)現(xiàn)不同指標(biāo)。但ASIC的結(jié)構(gòu)固定，處理性能有一定局限。目前常見(jiàn)的DDC專用芯片有Intersil公司的單通道DDC HSP5001 6，HSP50214．4通道的DDC HSP50216，ISL5416；ADI公司的集成ADC和4／6個(gè)DDC通道的AD6654。
    綜合考慮該系統(tǒng)設(shè)計(jì)要求DDC通道數(shù)較多，并要求將寬帶數(shù)字中頻信號(hào)中不同載頻和帶寬的信號(hào)分離到中頻，因此這里采用ISL5416型DDC。ISL5416是4通道大動(dòng)態(tài)范圍寬帶可編程DDC，每個(gè)通道有獨(dú)立的NCO、混頻器、數(shù)字濾波器、AGC和重采樣濾波器，每個(gè)通道都可以獨(dú)立編程并且實(shí)時(shí)更新，能夠通過(guò)將各個(gè)通道級(jí)聯(lián)或者多相濾波以增加處理帶寬，其功能框圖如圖3所示。

2．2 DDC電路及參數(shù)設(shè)計(jì)
    本設(shè)計(jì)系統(tǒng)，信號(hào)經(jīng)射頻通道下變頻到中頻后，信號(hào)頻帶分別為GPS：(67．42±1．023)MHz，BD-2：(53．098±2．046)MHz。ADC采樣率為80 MHz，對(duì)信號(hào)進(jìn)行帶通采樣，根據(jù)帶通采樣原理可設(shè)DDC的NCO頻率分別為12．58和26902 MHz。最大信號(hào)帶寬為4 MHz，所以可將下變頻信號(hào)進(jìn)行16倍抽取，最后得到I、Q基帶信號(hào)以5 MHz的數(shù)據(jù)率輸出，DDC芯片ISL5416系統(tǒng)時(shí)鐘也設(shè)計(jì)為80 MHz，ISL5416有4個(gè)獨(dú)立的下變頻通道，分別取2個(gè)作為GPS和BD-2下變頻通道。ISL5416有4組信號(hào)輸入接口，但內(nèi)部交叉開(kāi)關(guān)可以靈活配置輸入連接，所以為了方便硬件電路設(shè)計(jì)，只選用兩組接口分別接到2個(gè)ADC芯片的輸出，再通過(guò)芯片交叉開(kāi)關(guān)配置將信號(hào)連接分配到4個(gè)DDC通道輸入信號(hào)接口。同時(shí)，ISL5416輸入接口為17位，為了連接14位ADC芯片AD6645的輸出，在硬件設(shè)計(jì)上，將ISL5416輸入口的低3位接地，高14位接ADC輸入。ISL5416關(guān)鍵部分電路原理圖如圖4所示。

    參考ISL5416設(shè)計(jì)手冊(cè)根據(jù)系統(tǒng)指標(biāo)，并結(jié)合系統(tǒng)設(shè)計(jì)要求，完成ISL5416各模塊的配置和設(shè)計(jì)如下：
2．2．1 輸入和輸出接口
    ISL5416輸入時(shí)鐘：80MHz，時(shí)鐘輸入引腳CLKC；輸入數(shù)據(jù)格式為16位二進(jìn)制補(bǔ)碼，定點(diǎn)；輸入模式為門(mén)控(GATED)；NCO中心頻率為GP-S：12．58 MHz,BD-2：26．902 MHz；ISL5416的輸出接口為4組16位并行輸出接口，4個(gè)下變頻通道要同時(shí)輸出4組I、Q數(shù)據(jù)則需要8個(gè)16位輸出接口。因此采用分時(shí)復(fù)用輸出的方式，即在第1個(gè)時(shí)鐘輸出GPS基帶數(shù)據(jù)，在第2個(gè)時(shí)鐘輸出BD-2基帶數(shù)據(jù)。接口數(shù)據(jù)率為10 MHz。
2．2．2 CIC濾波
    CIC濾波器通帶寬度很窄，而且級(jí)數(shù)越高相對(duì)帶寬越窄。在相同相對(duì)帶寬下，級(jí)數(shù)越高混疊衰減越大。綜合考慮，在混疊衰減-100 dB的條件下，CIC配置如下：
    1)GPS CIC級(jí)數(shù)為5，抽取因子4，輸入數(shù)據(jù)率80 MHz。通帶1．023 MHz，計(jì)算CIC濾波器的帶寬比例因子b為：
   
    參見(jiàn)ISL5416數(shù)據(jù)手冊(cè)表可知CIC濾波器通帶衰減-0．257 dB，混疊衰減-119．749 dB。
    2)BD一2，CIC級(jí)數(shù)為5，抽取因子4，輸入數(shù)據(jù)率80MHz，通帶2．046 MHz，參照式(1)計(jì)算CIC濾波器帶寬比例因子b為0．102 3，參見(jiàn)ISL5416數(shù)據(jù)手冊(cè)上的表可得帶寬比例因子為0．10時(shí)，通帶衰減-0．717 dB，混疊衰減-96．135 dB。
2．2．3 FIR1濾波器
    FIR1有32抽頭，有20位可編程系數(shù)，20位輸入數(shù)據(jù)，24位輸出，每個(gè)時(shí)鐘計(jì)算4抽頭，如需使用全部32抽頭則每次計(jì)算共需8個(gè)時(shí)鐘。  FIR1的抽取數(shù)可以編程為1～8。
    由于前級(jí)CIC濾波器抽取因子為4，F(xiàn)IR1每次計(jì)算只有4個(gè)時(shí)鐘周期，因此可以選擇將FIR1配置為16抽頭的FIR濾波器，抽取因子為2，輸出數(shù)據(jù)率為10 MHz。GPS和BD-2濾波器設(shè)計(jì)分別如下：
    1)GPs輸入數(shù)據(jù)率20 MHz，通帶1．023MHz，截止頻率為6MHz，阻帶衰減80 dB，通帶波紋0．1dB，抽取因子為2，輸出數(shù)據(jù)率降為10MHz。
    2)BD-2輸入數(shù)據(jù)率20 MHz，通帶2．046MHz，截止頻率為7MHz，阻帶衰減80dB，通帶波紋O．1dB，抽取因子為2，輸出數(shù)據(jù)率降為10MHz。
2．2．4 FIR2濾波器
    FIR2有64抽頭，有20位可編程系數(shù)，20位輸入數(shù)據(jù)，24位輸出，每個(gè)時(shí)鐘計(jì)算8抽頭，如需使用全部64抽頭則每次計(jì)算共需8個(gè)時(shí)鐘。F-IR2的抽取數(shù)可以編程為1～8。由于CIC與FIR1總的抽取因子為8，因此可以使用全部64抽頭。GPS和BD-2濾波器設(shè)計(jì)分別如下：
    1)GPS輸入數(shù)據(jù)率10MHz，通帶1．023MHz，截止頻率為1．6MHz，阻帶衰減80dB，通帶波紋0．1dB，抽取因子為2，輸出數(shù)據(jù)率降為5MHz。
    2)BD-2輸入數(shù)據(jù)率10MHz，通帶2.046MHz，截止頻率為2．5MHz，阻帶衰減80dB，通帶波紋0．1dB，抽取因子為2，輸出數(shù)據(jù)率降為5MHz。
    DDC下變頻通道，經(jīng)CIC、FIR1和FIR2級(jí)聯(lián)抽取濾波，3個(gè)濾波器級(jí)聯(lián)的總體頻率響應(yīng)如圖5和6所示，從圖中可以看出帶外抑制在90 dBFS以下能夠滿足實(shí)際要求。

3 性能測(cè)試
    本系統(tǒng)采用AD6645高速ADC采集數(shù)據(jù)，并將數(shù)據(jù)輸入ISL5416。通過(guò)XILINX公司的XC5VLX110，百萬(wàn)門(mén)級(jí)的FPGA接收DDC下變頻后數(shù)據(jù)。調(diào)試時(shí)，通過(guò)FPGA調(diào)試工具軟件ChipScope抓取FPGA內(nèi)ADC數(shù)據(jù)及ISL5416輸出的I、Q兩路數(shù)據(jù)。FPGA內(nèi)的DDC輸出I、Q數(shù)據(jù)如圖7所示。由圖可見(jiàn)，ISL5416正確地輸出了正交的I、Q兩路信號(hào)。

    采用安捷倫信號(hào)發(fā)生器33250A產(chǎn)生67．52 MHz單頻正弦信號(hào)，在ADC采樣率為80 MHz時(shí)，采樣得到信號(hào)頻譜如圖8所示。信號(hào)經(jīng)ISL5416下變頻之后得到I、Q兩路數(shù)據(jù)，I、Q兩路數(shù)據(jù)合成的復(fù)信號(hào)頻譜如圖9所示。

    從以上兩圖可以看出，67．52 MHz單頻正弦經(jīng)80 MHz采樣，ISL5416按上文所述的配置工作，頻譜搬移67．42 MHz，輸出正交的I、Q兩路信號(hào)，I、Q兩路信號(hào)的頻率為100 kHz，實(shí)現(xiàn)了頻譜的搬移，阻帶抑制符合要求，ISL5416正常工作，實(shí)現(xiàn)數(shù)字下變頻。

4 結(jié) 論
    本文根據(jù)工程項(xiàng)目需求，結(jié)合4通道專用DDC芯片可靈活配置的特性，合理設(shè)計(jì)，將接收機(jī)中ADC采樣后的多載波中頻信號(hào)，通過(guò)DDC通道下變頻得到GPS和BD-2的I、Q數(shù)字基帶數(shù)據(jù)，以便后續(xù)的陣列信號(hào)處理及抗干擾算法研究。最終，使用8片DDC芯片ISL5416，實(shí)現(xiàn)了16陣元GP-S／BD-2接收機(jī)的DDC設(shè)計(jì)。由于此類(lèi)接收機(jī)陣元數(shù)多，各通道結(jié)構(gòu)一致，采用專用DDC芯片節(jié)約成本，也避免了采用FPGA設(shè)計(jì)DDC時(shí)的重復(fù)設(shè)計(jì)。為軟件無(wú)線電在16陣元GPS／BD-2接收機(jī)的實(shí)現(xiàn)提供了解決方案，并具有較強(qiáng)的商用價(jià)值。