摘  要： 同步是通信系統(tǒng)中一個(gè)非常重要的實(shí)際問(wèn)題。同步系統(tǒng)性能的降低會(huì)導(dǎo)致通信系統(tǒng)性能的降低，甚至使通信系統(tǒng)不能正常工作。因此，同步是信息能夠正確可靠傳輸?shù)那疤帷＝榻B一種基于單片機(jī)的鎖相環(huán)位同步提取技術(shù)的原理及算法。
關(guān)鍵詞： 位同步；數(shù)字鎖相；通信系統(tǒng)；單片機(jī)

    在數(shù)字通信系統(tǒng)中，發(fā)送端按照確定的時(shí)間順序，逐個(gè)傳輸數(shù)碼脈沖序列中的每個(gè)碼元。而在接收端必須有準(zhǔn)確的抽樣判決時(shí)刻才能正確判決所發(fā)送的碼元，因此，接收端必須提供一個(gè)確定抽樣判決時(shí)刻的定時(shí)脈沖序列。這個(gè)定時(shí)脈沖序列的重復(fù)頻率必須與發(fā)送的數(shù)碼脈沖序列一致，同時(shí)在最佳判決時(shí)刻(或稱為最佳相位時(shí)刻)對(duì)接收碼元進(jìn)行抽樣判決?？梢园言诮邮斩水a(chǎn)生這樣的定時(shí)脈沖序列稱為碼元同步，或稱位同步。
實(shí)現(xiàn)位同步的方法和載波同步類似，有直接法(自同步法)和插入導(dǎo)頻法(外同步法)兩種，而直接法又分為濾波法和鎖相法。本文介紹的方法就是用直接法中的鎖相環(huán)實(shí)現(xiàn)的。
1 數(shù)字鎖相位同步提取原理
    數(shù)字通信系統(tǒng)接收端位同步提取通常采用如圖1所示的數(shù)字鎖相環(huán)DPLL(Digital Phase Locked Loop)。DPLL包括3個(gè)部件：

    (1)數(shù)字鑒相器DPD(Digital Phase Ditector)比較接收碼元與本地DCO輸出的位同步時(shí)鐘相位，輸出反映相位差的數(shù)字信號(hào)。
    (2)數(shù)字環(huán)路濾波器DLF(Digital Loop Filter)對(duì)DPD輸出相位誤差數(shù)字信號(hào)濾波，去掉隨機(jī)噪聲的影響，輸出較準(zhǔn)確的相位誤差數(shù)字信號(hào)。
    (3)數(shù)控振蕩器DCO(Digital Controlled Oscillator)是數(shù)字電路構(gòu)成的振蕩器，輸出與接收碼元相同速率的位同步時(shí)鐘脈沖CLK，其相位受相位誤差數(shù)字信號(hào)控制可提前或推遲，最后與接收碼元相位鎖定。
    DPD及DCO是構(gòu)成數(shù)字鎖相環(huán)必不可少的部件，DLF可視需要而加入。3個(gè)部件各由多種形式的電路組成不同的數(shù)字鎖相環(huán)。最典型的數(shù)字鎖相環(huán)為超前-滯后型數(shù)字鎖相環(huán)，又稱為微分整流型數(shù)字鎖相環(huán)，在碼速率不高時(shí)可由圖2所示單片機(jī)系統(tǒng)實(shí)現(xiàn)。圖中，邊緣檢測(cè)又稱為過(guò)零檢測(cè)，它將輸入數(shù)據(jù)信號(hào)DK1放大整形后，再將其跳變沿(整形前的過(guò)零點(diǎn))變換為窄脈沖ZCD，送至單片機(jī)的外部中斷輸入端INT1。邊緣檢測(cè)中的延時(shí)電路可用幾級(jí)門實(shí)現(xiàn)。微分整流電路與邊緣檢測(cè)電路具有相同功能。

    該數(shù)字鎖相環(huán)未用DLF。單片機(jī)內(nèi)T0定時(shí)器及其中斷服務(wù)程序?qū)崿F(xiàn)DCO功能。在DK1無(wú)跳變沿(無(wú)ZCD負(fù)脈沖)時(shí)，單片機(jī)不進(jìn)入INT1中斷服務(wù)程序，T0定時(shí)為輸入碼周期Tb。在DK1有跳變沿時(shí)，進(jìn)入INT1中斷服務(wù)程序，首先讀取T0當(dāng)前值與預(yù)期值(Tb/2時(shí)常數(shù))，通過(guò)比較確定DCO相位與DK1數(shù)據(jù)跳變沿相位關(guān)系是超前或滯后，據(jù)此調(diào)整DCO相位。若DCO相位超前，則設(shè)置T0下周定時(shí)為Tb+δ，使DCO相位推遲；若DCO相位滯后，則設(shè)置T0下周定時(shí)為Tb-δ，使DCO相位提前，最后實(shí)現(xiàn)DCO相位與DK1數(shù)據(jù)相位鎖定?？傊?，INT1中斷服務(wù)程序?qū)崿F(xiàn)DPD及DCO控制功能，T0定時(shí)器及其中斷服務(wù)程序?qū)崿F(xiàn)DCO功能。T1定時(shí)器及其中斷服務(wù)程序?qū)崿F(xiàn)延時(shí)即相移，使最后輸出的位同步時(shí)鐘CLK與DK1(或DK2)的相位差為0或180°：當(dāng)傳輸系統(tǒng)頻帶不受限、采用MSK/FSK調(diào)制解調(diào)方式時(shí)，DK1為方波，接收端采用積分/采樣/判決進(jìn)行檢測(cè)，兩者相位差應(yīng)為0，即CLK與DK1數(shù)據(jù)邊沿對(duì)齊；當(dāng)傳輸系統(tǒng)頻帶受限、采用GMSK/GFSK調(diào)制解調(diào)方式時(shí)，DK2(DK1經(jīng)LPF后的信號(hào))為鐘形脈沖，CLK應(yīng)對(duì)準(zhǔn)DK2碼元中點(diǎn)采樣/判決，兩者相位差為180°或Tb/2，如圖2(d)所示。T1延時(shí)由P1.4輸入信號(hào)MSKC控制。INT1、T0及T1中斷服務(wù)程序框圖如圖3所示，主程序完成3個(gè)中斷源初化及其他初始化后就踏步。

    位同步提取數(shù)字鎖相環(huán)由CPU2實(shí)現(xiàn)，其P1.4輸入的控制信號(hào)MSKC來(lái)自CPU1，由工作方式?jīng)Q定：在FSK/MSK工作方式時(shí)，MSKC=1；在GMSK/GFSK工作方式時(shí)，MSKC=0。

    對(duì)接收的隨機(jī)數(shù)字信號(hào)，可近似認(rèn)為兩相鄰碼元中出現(xiàn)00、01、10、11的概率相等，其中有數(shù)據(jù)跳變的占一半。而對(duì)無(wú)DLF的數(shù)字鎖相環(huán)而言，每發(fā)生數(shù)據(jù)跳變可調(diào)整相位一次，因此平均每2Tb s可調(diào)整相位一次，故同步建立時(shí)間為：

    有DLF的數(shù)字鎖相環(huán)，調(diào)整相位的速率要比無(wú)DLF的低，故同步帶比式(5)小。
    由式(1)、式(2)、式(5)可知，3個(gè)性能指標(biāo)都取決于DCO周期調(diào)整步距δ：δ愈大，同步帶愈大，同步建立時(shí)間愈短，但相位誤差卻增大了。所以δ應(yīng)折中選取，在保證鎖相環(huán)路能鎖定(同步)的前提下，δ盡可能取小些，以減小相位誤差。
    本設(shè)計(jì)采用單片機(jī)芯片實(shí)現(xiàn)數(shù)字電路相關(guān)器件，簡(jiǎn)化了相關(guān)器件復(fù)雜的邏輯電路設(shè)計(jì)，降低了系統(tǒng)的功耗和成本，提高了系統(tǒng)的可靠性。實(shí)現(xiàn)位同步的方法很多，本文討論的是采用數(shù)字鎖相環(huán)技術(shù)來(lái)提取位同步信號(hào)。在位同步提取中，如何縮小同步建立時(shí)間、降低位誤差及增大同步保持時(shí)間是好的位同步設(shè)計(jì)的努力方向。
參考文獻(xiàn)
[1] 湛洪然.單品機(jī)原理及實(shí)訓(xùn)教程[M].北京：北京師范大學(xué)出版社，2008.
[2] 樊昌信.通信原理[M].北京：國(guó)防工業(yè)出版社，2001.
[3] 張厥盛，鄭繼禹.鎖相環(huán)技術(shù)[M].西安：西安電子科技大學(xué)出版社，1994.
[4] 田智生.基于鎖相環(huán)的精確自動(dòng)增益控制電路[J].現(xiàn)代電子技術(shù)，2005，28(3)：16-17.
[5] 畢成軍.基于FPGA的位同步信號(hào)提取[J].現(xiàn)代電子技術(shù)，2006，20(4)：121-123.