《電子技術(shù)應(yīng)用》
您所在的位置:首頁(yè) > 可編程邏輯 > 業(yè)界動(dòng)態(tài) > Verilog HDL綜合實(shí)用教程下載(學(xué)習(xí)實(shí)用FPGA的好幫手)

Verilog HDL綜合實(shí)用教程下載(學(xué)習(xí)實(shí)用FPGA的好幫手)

2008-12-08
作者:ChenYY
關(guān)鍵詞: 1117 bbs boardid chinaaet com
http://www.chinaaet.com/search/?q=com" title="com">com/search/?q=chinaaet" title="chinaaet">chinaaet.com/bbs" title="bbs">bbs/postlist.jsp?boardid" title="boardid">boardid=8&infoid=1117
本站內(nèi)容除特別聲明的原創(chuàng)文章之外,轉(zhuǎn)載內(nèi)容只為傳遞更多信息,并不代表本網(wǎng)站贊同其觀(guān)點(diǎn)。轉(zhuǎn)載的所有的文章、圖片、音/視頻文件等資料的版權(quán)歸版權(quán)所有權(quán)人所有。本站采用的非本站原創(chuàng)文章及圖片等內(nèi)容無(wú)法一一聯(lián)系確認(rèn)版權(quán)者。如涉及作品內(nèi)容、版權(quán)和其它問(wèn)題,請(qǐng)及時(shí)通過(guò)電子郵件或電話(huà)通知我們,以便迅速采取適當(dāng)措施,避免給雙方造成不必要的經(jīng)濟(jì)損失。聯(lián)系電話(huà):010-82306118;郵箱:aet@chinaaet.com。