最新設計資源

FPGA/EPLD的自上而下設計方法[通信與網絡][其他]

FPGA/EPLD的自上而下(Top-Down)設計方法:  傳統(tǒng)的設計手段是采用原理圖輸入的方式進行的,如圖1所示。通過調用FPGA/EPLD廠商所提供的相應物理元件庫,在電路原理圖中繪制所設計的系統(tǒng),然后通過網表轉換產生某一特定FPGA/EPLD廠商布局布線器所需網表,通過布局布線,完成設計。原理圖繪制完成后可采用門級仿真器進行功能驗證?! ?  圖1:傳統(tǒng)的設計手段與Top-Down設計工具的比較  然而,工程師的最初設計思想不是一開始就考慮采用某一FPGA/EPLD廠商的某一特定型號器件,而是從功能描述開始的。設計工程師首先要考慮規(guī)劃出能完成某一具體功能、滿足自己產品系統(tǒng)設計要求的某一功能模塊,利用某種方式(如HDL硬件描述語言)把功能描述出來,通過功能仿真(HDL仿真器)以驗證設計思路的正確性。當所設計功能滿足需要時,再考慮以何種方式(即邏輯綜合過程)完成所需要的設計,并能直接使用功能定義的描述。實際上這就是自頂而下設計方法?! ∨c傳統(tǒng)電原理圖輸入設計方法相比,Top-Down設計方法具體有以下優(yōu)點:  1、完全符合設計人員的設計思路,從功能描述開始,到物理實現(xiàn)的完成。  2、功能設計可完全獨立于物

發(fā)表于:1/23/2012