最新設(shè)計(jì)資源

基于MSP430單片機(jī)的日程管理系統(tǒng)[嵌入式技術(shù)][其他]

0引言日程管理系統(tǒng)是指在指定的時(shí)間自動(dòng)實(shí)現(xiàn)提示、放音、錄音等功能，例如清晨吹起床號(hào)和自動(dòng)定時(shí)上下課響鈴等。該系統(tǒng)廣泛應(yīng)用在學(xué)校、部隊(duì)、工廠等部門(mén)。早期的司號(hào)儀系統(tǒng)存在諸多的缺點(diǎn)。如抗干擾能力差、播放音質(zhì)不好、錄音時(shí)間不長(zhǎng)，給日常教學(xué)、工作到來(lái)極大不便。隨著生活水平和需求的不斷提高，人們對(duì)產(chǎn)品的智能化要求越來(lái)越高.老式的司號(hào)儀智能化不夠高必將被淘汰，采用單片機(jī)控制的日程管理系統(tǒng)以其系統(tǒng)穩(wěn)定、智能控制、操作簡(jiǎn)便、價(jià)格便宜等優(yōu)點(diǎn)得到廣泛應(yīng)用。1系統(tǒng)結(jié)構(gòu)及功能系統(tǒng)的組成和程序流程如圖l所示，整個(gè)系統(tǒng)共有七個(gè)部分組成，分別是：主控部件、電源部件、時(shí)鐘部件、錄放音部件、輸入部件、顯示部件、和擴(kuò)展部件。主控部件選用的是MSP430F149超低功耗16位單片機(jī)，MSP430單片機(jī)采用FLASH存儲(chǔ)體，此單片機(jī)采用了FLASH在線(xiàn)編程JTAG技術(shù)，可以利用片內(nèi)的FLASH方便的實(shí)現(xiàn)軟件升級(jí)，以達(dá)到系統(tǒng)升級(jí)的目的。設(shè)定的狀態(tài)直接通過(guò)在系統(tǒng)編程存入FLASH存儲(chǔ)體，掉電可保護(hù)，功耗低，其抗干擾能力極強(qiáng)，各種響應(yīng)的設(shè)定值均存儲(chǔ)在FLASH存儲(chǔ)體中，強(qiáng)電磁干擾環(huán)境也不會(huì)影響到存儲(chǔ)的狀態(tài)。單片機(jī)通過(guò)I/O口接受按鍵輸入，通過(guò)調(diào)用時(shí)鐘實(shí)現(xiàn)

發(fā)表于：4/23/2012

基于MSP430單片機(jī)的原油含水率測(cè)定儀[嵌入式技術(shù)][其他]

原油含水率測(cè)定儀出現(xiàn)于20世紀(jì)90年代末，它是有溫控儀、定時(shí)器等開(kāi)關(guān)儀表組成的一種集測(cè)量與控制于一體的蒸餾法測(cè)定原油含水率的產(chǎn)品，適用于石油、石化等行業(yè)中原油含水率的測(cè)量。本儀器采用MSP430單片機(jī)，是集溫度控制、時(shí)間控制、蒸餾功率控制和制冷循環(huán)水控制等功能為一體的自動(dòng)化、智能化儀器。系統(tǒng)設(shè)計(jì)方案1溫度傳感器的選擇一般情況下，在溫度測(cè)量中所采用的傳感器有：熱電偶和熱電阻兩大類(lèi)。本系統(tǒng)需測(cè)控3處的溫度，由于熱電偶需溫度補(bǔ)償，而熱電阻不需要，從硬件成本和軟件復(fù)雜程度考慮確定采用熱電阻PT100。2MSP430單片機(jī)MSP430系列單片機(jī)為低功耗16位的精簡(jiǎn)指令構(gòu)架，在線(xiàn)可編程，將大量的外圍模塊整合到片內(nèi)：片內(nèi)DCO振蕩器，看門(mén)狗定時(shí)器/通用目的定時(shí)器，Timer_A3(帶3個(gè)捕獲/比較寄存器和PWM輸出的16位定時(shí)器)，Timer_B7(帶7個(gè)捕獲/比較寄存器和PWM輸出的16位定時(shí)器)，I/O端口1、2(每一個(gè)有8個(gè)I/O端口，均具有中斷功能)、I/O端口3、4、5、6(每一個(gè)有8個(gè)I/O端口，可以位操作)，ADC12(8路12位A/D),USART0和USART1,16位硬件乘法器等。3ICM7218A顯示

發(fā)表于：4/23/2012

采用靈活的汽車(chē)FPGA提高SoC級(jí)集成和降低物料成本[可編程邏輯][其他]

汽車(chē)設(shè)計(jì)的商業(yè)方面正變得越來(lái)越重要。在一項(xiàng)基于 391 種不同尺寸設(shè)計(jì)的哈佛大學(xué)研究中人們發(fā)現(xiàn)，平均 ASIC SOC 設(shè)計(jì)需要十四到二十四人月，而平均 FPGA 設(shè)計(jì)則需要六到十二人月。這是在開(kāi)發(fā)時(shí)間方面存在的 55% 的平均差距，這表示可以通過(guò) FPGA 設(shè)計(jì)加快時(shí)間關(guān)鍵設(shè)計(jì)的上市速度，同時(shí)還可降低設(shè)計(jì)成本和開(kāi)銷(xiāo)。另一項(xiàng)通常不被計(jì)入開(kāi)發(fā)成本公式的主要因子是 NRE（非重發(fā)性設(shè)計(jì)成本）和掩膜費(fèi)用。在 90 納米工藝技術(shù)節(jié)點(diǎn)上，一套 ASIC SOC 掩膜組的平均成本在 100 萬(wàn)美元到 150 萬(wàn)美元之間，而這些成本隨每次工藝尺寸的縮小而加倍。同時(shí)，由于采用這些更小技術(shù)進(jìn)行設(shè)計(jì)的復(fù)雜度提高，因缺陷或版圖問(wèn)題而必須對(duì) ASIC SOC 設(shè)計(jì)進(jìn)行芯片改版的機(jī)會(huì)亦提高至接近 40%。* 設(shè)計(jì)工程師必須把這兩個(gè)問(wèn)題結(jié)合在一起看作一種潛在風(fēng)險(xiǎn)和附加成本。這可能是為什么 2000 年至 2003 年間全球 ASIC 設(shè)計(jì)啟動(dòng)減少約 50% 并繼續(xù)逐年下降的關(guān)鍵原因之一。

發(fā)表于：4/22/2012