最新設計資源

實現具功耗意識設計的關鍵[電源技術][其他]

隨著便攜式消費電子、工業(yè)、醫(yī)療、汽車電子及軍品應用呈指數增長,系統(tǒng)必須采用能延長電池壽命的功耗較低的半導體器件。為響應這一需求,整個半導體行業(yè)一直努力提供高能效的芯片和系統(tǒng)。然而,如果具功耗意識(power-cONscious)的設計人員不能在設計中進一步降低功耗,僅有這些低功耗器件并不夠。越來越多設計人員需要功能齊備、使用方便的開發(fā)工具套件,經過優(yōu)化以確定功耗源和降低功耗,并能最大限度地提高資源利用率,以及提高性能。有了先進的布局布線方法和功耗分析功能,設計人員就能更有效地查找功耗源,并實現最低功耗的終端產品解決方案。以功耗驅動布局布線現場可編程門陣列(FPGA)設計人員長期以來一直依賴時序驅動的布局布線工具來實現最高性能?,F在,具功耗意識的設計人員可以利用以功耗驅動布局布線這種方法來降低功耗,且這種方法對時序性能的影響很小,甚至無影響。以功耗驅動布局布線流程能根據估算的活動,減少設計“網絡(net)”的容性負載,從而快速實現減少動態(tài)功耗。FPGA廠商提供的以功耗驅動布局布線功能可以利用一些成熟的模型,以便最大限度地降低總體動態(tài)功耗。各功能實體間的互連稱作“網絡”,由于其有效電容(activity-capa

發(fā)表于:8/30/2012