基于FPGA的FIR濾波器設(shè)計與實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：415 K
所需積分：0分積分不夠怎么辦？
文檔介紹：采用并行分布式算法和MAC算法給出了FIR濾波器的FPGA實現(xiàn)。以32階FIR濾波器的設(shè)計為例，采用Altera公司Cyclone II系列的EP2C35F672C8 FPGA作為硬件平臺，通過Modelsim、Quartus II、MATLAB軟件平臺對設(shè)計進行了聯(lián)合仿真測試分析及驗證。結(jié)果顯示，該設(shè)計達到了指標要求，功能正確，資源占用及處理速度均得到了優(yōu)化。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。