基于FPGA的數(shù)字下變頻器設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>380 K
所需積分：0分積分不夠怎么辦？
文檔介紹：設(shè)計(jì)和實(shí)現(xiàn)了基于FPGA的可編程數(shù)字下變頻器（DDC），用于寬帶數(shù)字中頻軟件無線電接收機(jī)中，主要完成了數(shù)字下變頻、數(shù)據(jù)抽取等功能。采用自頂向下的模塊化設(shè)計(jì)方法，將整個下變頻器劃分為基本單元，實(shí)現(xiàn)這些功能模塊并組成模塊庫。在具體應(yīng)用時，優(yōu)化配置各個模塊來滿足具體無線通信系統(tǒng)性能的要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。