基于FPGA和DVI視頻接收器設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>397 K
所需積分：0分積分不夠怎么辦？
文檔介紹：給出了一個(gè)符合DVI1.0規(guī)范的基于FPGA的視頻接收器的實(shí)現(xiàn)方法,該方法利用FPGA內(nèi)置的PLL和IODELAY模塊實(shí)現(xiàn)時(shí)鐘恢復(fù)和相位調(diào)整,可節(jié)約數(shù)字時(shí)鐘管理模塊(DCM)； 利用FPGA內(nèi)置的ISERDES和DDR實(shí)現(xiàn)串/并轉(zhuǎn)換，并用邏輯來實(shí)現(xiàn)字對齊，利用FIFO來實(shí)現(xiàn)通道對齊;最后經(jīng)過解碼，輸出視頻信號。與采用專用視頻接口接收芯片相比，其充分利用FPGA自身的資源，提高了系統(tǒng)集成度，減少了資源消耗。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。