FPGA中低噪聲CCD時(shí)序驅(qū)動(dòng)電路設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>383 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在分析Toshiba公司TCD1209D型CCD工作原理的基礎(chǔ)上，分析了驅(qū)動(dòng)時(shí)序的關(guān)系，詳細(xì)介紹了驅(qū)動(dòng)電路的設(shè)計(jì)和實(shí)現(xiàn)方法。用Verilog語(yǔ)言設(shè)計(jì)了TCD1209D的驅(qū)動(dòng)時(shí)序控制電路;選用CycloneIV系列FPGA器件，使用QuartusII軟件對(duì)設(shè)計(jì)電路進(jìn)行了功能仿真，實(shí)現(xiàn)了TCD1209D的高速時(shí)序驅(qū)動(dòng);在CycloneIV芯片平臺(tái)上測(cè)試了TCD1209D的實(shí)際輸出信號(hào)。實(shí)驗(yàn)結(jié)果顯示，CCD信號(hào)噪聲較小，驗(yàn)證了所設(shè)計(jì)驅(qū)動(dòng)電路的可行性，確定了相關(guān)雙采樣的時(shí)刻和位置,為小型CCD測(cè)量系統(tǒng)的設(shè)計(jì)提供了有益參考。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。