一種基于CPLD的編碼器抗干擾電路設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>484 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在交流伺服系統(tǒng)中，準(zhǔn)確可靠地獲取編碼器信號是整個閉環(huán)控制的關(guān)鍵；而編碼器信號常受外界干擾，會產(chǎn)生誤碼脈沖，給伺服控制帶來了偏差。在分析了增量式光電編碼器的原理及誤碼產(chǎn)生原因、總結(jié)編碼器信號處理方法后，設(shè)計了一種基于CPLD的具有編碼器差分信號輸入、誤碼濾除和鑒相功能的電路，提高了編碼器信號檢查的可靠性，并得到了很好的實際應(yīng)用。具體分析了濾除誤碼原理，并給出了設(shè)計原理圖和Quartus II下的仿真結(jié)果。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。