| 11位數(shù)控延遲線組件的設(shè)計(jì) | |
| 所屬分類:技術(shù)論文 | |
| 上傳者:aet | |
| 文檔大?。?span>364 K | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:介紹了0.6 GHz~3.0 GHz 11位數(shù)控延遲線組件的設(shè)計(jì)和實(shí)現(xiàn),闡述了該組件的指標(biāo)、方案和關(guān)鍵部分的設(shè)計(jì)。該組件延遲步進(jìn)為5 ps,總延遲時(shí)間為10 ns,同時(shí)對(duì)組件的延遲損耗進(jìn)行補(bǔ)償,實(shí)現(xiàn)0 dB增益。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2