基于FPGA的TD-LTE系統(tǒng)上行同步的實(shí)現(xiàn)
所屬分類:參考設(shè)計(jì)
上傳者:aet
文檔大?。?span>487 K
標(biāo)簽: FPGA
所需積分:0分積分不夠怎么辦?
文檔介紹: 基于最大似然 (ML)估計(jì)算法,改進(jìn)并利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行同步算法。主要介紹了如何利用FPGA實(shí)現(xiàn)ML算法。并以Virtex-5芯片為硬件平臺(tái),進(jìn)行了仿真、綜合、板級(jí)驗(yàn)證、聯(lián)機(jī)驗(yàn)證等工作。結(jié)果表明,該同步算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。
現(xiàn)在下載
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。