基于FPGA的改進(jìn)DES算法的實(shí)現(xiàn)
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大?。?span>299 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了DES算法原理，詳細(xì)分析了子密鑰生成、S盒和輪函數(shù)的設(shè)計(jì)。將DES算法采用資源優(yōu)先方案，在輪函數(shù)內(nèi)部設(shè)置流水線架構(gòu)，提高了整體處理速度；簡(jiǎn)化子密鑰與原始密鑰的生成關(guān)系，實(shí)現(xiàn)子密鑰在迭代過(guò)程的動(dòng)態(tài)分發(fā)；利用雙重case語(yǔ)句實(shí)現(xiàn)S盒的變換功能，加快算法執(zhí)行速度。運(yùn)用硬件描述語(yǔ)言Verilog,采用自頂向下的設(shè)計(jì)思想,在FPGA平臺(tái)上實(shí)現(xiàn)了改進(jìn)DES算法的功能。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。