采用一組RTL以及綜合/時(shí)序約束完成功能等價(jià)的FPGA和ASIC
所屬分類：解決方案
上傳者：chenyy
文檔大?。?span>338 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：電子系統(tǒng)設(shè)計(jì)人員使用FPGA來(lái)實(shí)現(xiàn)他們的原型開(kāi)發(fā)，利用器件的可編程能力驗(yàn)證硬件和軟件。一旦設(shè)計(jì)準(zhǔn)備好進(jìn)行量產(chǎn)時(shí)，設(shè)計(jì)人員尋找某類ASIC以達(dá)到功耗、性能和成本目標(biāo)，特別是，能夠提供硬件平臺(tái)和工具包的ASIC，支持目前采用了FPGA的設(shè)計(jì)，可以使用相同的I/O、存儲(chǔ)器資源和IP。依據(jù)這些標(biāo)準(zhǔn)，設(shè)計(jì)人員降低了ASIC設(shè)計(jì)出現(xiàn)功能或者時(shí)序錯(cuò)誤的風(fēng)險(xiǎn)。本文討論Altera HardCopy ASIC的發(fā)展、體系結(jié)構(gòu)和功能，它作為封裝和引腳兼容FPGA匹配器件，非常適合實(shí)現(xiàn)設(shè)計(jì)量產(chǎn)。作者：Larry Landis， Altera資深HardCopy項(xiàng)目經(jīng)理
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。