采用一組RTL以及綜合/時序約束完成功能等價的FPGA和ASIC
所屬分類：解決方案
上傳者：chenyy
文檔大小：338 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：電子系統(tǒng)設(shè)計人員使用FPGA來實現(xiàn)他們的原型開發(fā)，利用器件的可編程能力驗證硬件和軟件。一旦設(shè)計準(zhǔn)備好進(jìn)行量產(chǎn)時，設(shè)計人員尋找某類ASIC以達(dá)到功耗、性能和成本目標(biāo)，特別是，能夠提供硬件平臺和工具包的ASIC，支持目前采用了FPGA的設(shè)計，可以使用相同的I/O、存儲器資源和IP。依據(jù)這些標(biāo)準(zhǔn)，設(shè)計人員降低了ASIC設(shè)計出現(xiàn)功能或者時序錯誤的風(fēng)險。本文討論Altera HardCopy ASIC的發(fā)展、體系結(jié)構(gòu)和功能，它作為封裝和引腳兼容FPGA匹配器件，非常適合實現(xiàn)設(shè)計量產(chǎn)。作者：Larry Landis， Altera資深HardCopy項目經(jīng)理
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。