| 時鐘芯片的低功耗設(shè)計 | |
| 所屬分類:技術(shù)論文 | |
| 上傳者:aet | |
| 文檔大?。?span>194 K | |
| 所需積分:0分積分不夠怎么辦? | |
| 文檔介紹:在時鐘芯片設(shè)計的各個層次上深入探討了影響時鐘芯片功耗的主要因素,確定了電路功耗主要來源與振蕩電路和分頻電路。在電路實現(xiàn)過程中,通過采用不同工作電壓和對主要功耗電路的結(jié)構(gòu)和參數(shù)進(jìn)行優(yōu)化設(shè)計等多種手段來控制功耗。通過1.2μm工藝流片驗證,在工作電壓為5V時,芯片工作電流為0.17mA,實現(xiàn)了低功耗時鐘芯片的設(shè)計。 | |
| 現(xiàn)在下載 | |
| VIP會員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2