Simulink環(huán)境下的UART串口行為建模及其HDL代碼自動(dòng)生成 | |
所屬分類:技術(shù)論文 | |
上傳者:aet | |
文檔大?。?span>361 K | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:通用非同步收發(fā)傳輸器UART是一種通用串行數(shù)據(jù)總線,雙向通信,可以實(shí)現(xiàn)全雙工傳輸和接收,用于異步通信.在Simulink環(huán)境下,用STATEFLOW對(duì)其進(jìn)行建模,可以將其原理直接轉(zhuǎn)化成模型,擺脫了傳統(tǒng)方式下直接手寫代碼的弊端,而且可以自動(dòng)生成HDL代碼,為FPGA的設(shè)計(jì),開發(fā)開辟了新的途徑. | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2