采用FPGA設(shè)計(jì)SDH設(shè)備時(shí)鐘
所屬分類(lèi)：技術(shù)論文
上傳者：aet
文檔大小：250 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種采用FPGA設(shè)計(jì)的SDH設(shè)備時(shí)鐘的構(gòu)成及設(shè)計(jì)原理；并給出了相關(guān)的測(cè)試結(jié)果；測(cè)試結(jié)果表明該SDH設(shè)備時(shí)鐘完全滿(mǎn)足ITU-T G.813建議規(guī)范的各項(xiàng)時(shí)鐘指標(biāo)要求。
現(xiàn)在下載
VIP會(huì)員，AET專(zhuān)家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。