采用FPGA設(shè)計SDH設(shè)備時鐘
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>250 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了一種采用FPGA設(shè)計的SDH設(shè)備時鐘的構(gòu)成及設(shè)計原理；并給出了相關(guān)的測試結(jié)果；測試結(jié)果表明該SDH設(shè)備時鐘完全滿足ITU-T G.813建議規(guī)范的各項時鐘指標(biāo)要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。