AES算法的快速硬件設(shè)計與實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：1865 K
所需積分：0分積分不夠怎么辦？
文檔介紹：基于FPGA并采用流水線技術(shù)和優(yōu)化設(shè)計，提出了一種更高效的AES算法IP核的硬件設(shè)計方法。在使用較低時鐘頻率的情況下，可以獲得更大的數(shù)據(jù)吞吐量和更快的傳輸速度。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。