基于FPGA的高速LDPC碼編碼器的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：chenyy
文檔大小：50 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：LDPC碼是通信系統(tǒng)中一種性能十分優(yōu)秀的信道編碼。本文針對(duì)便于硬件實(shí)現(xiàn)的QC_LDPC碼進(jìn)行了編碼器設(shè)計(jì)，采用多路并行、流水線結(jié)構(gòu)、優(yōu)化關(guān)鍵路徑等多種手段，在Altera公司FPGA平臺(tái)上實(shí)現(xiàn)了編碼速率高達(dá)1.6Gbps的編碼器，并使用邏輯分析儀驗(yàn)證了編碼器在高速運(yùn)行下結(jié)果的正確性。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。