基于H.264幀間預(yù)測(cè)解碼的研究及高效VLSI實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：320 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在深入研究H.264幀間預(yù)測(cè)技術(shù)的基礎(chǔ)上，采用三級(jí)流水線實(shí)現(xiàn)幀間預(yù)測(cè)解碼的VLSI設(shè)計(jì)，并詳細(xì)介紹了基于宏塊分割的變塊自適應(yīng)循環(huán)控制單元，針對(duì)存儲(chǔ)器的讀寫(xiě)問(wèn)題提出了一種交織存取方式，針對(duì)分像素插值提出了一種基于H.264標(biāo)準(zhǔn)的插值運(yùn)算電路。通過(guò)仿真及在H.264解碼器中的實(shí)際應(yīng)用和測(cè)試，證明該設(shè)計(jì)工作穩(wěn)定，能夠滿足H.264標(biāo)準(zhǔn)基本框架下4CIF格式圖片30fps（幀/秒）實(shí)時(shí)解碼的要求。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。