Turbo簡(jiǎn)化譯碼算法的FPGA設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>1558 K
所需積分：0分積分不夠怎么辦？
文檔介紹：在深入分析Turbo譯碼算法的基礎(chǔ)上，采用MAX-LOG-MAP算法進(jìn)行了Turbo碼譯碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn)，并給出相應(yīng)實(shí)現(xiàn)參數(shù)和結(jié)構(gòu)。對(duì)FPGA的實(shí)現(xiàn)與MATLAB浮點(diǎn)算法做了仿真比較。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。