HDLC協(xié)議控制器IP核的設(shè)計與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：194 K
所需積分：0分積分不夠怎么辦？
文檔介紹：介紹了HDLC協(xié)議控制器的IP核方案及實(shí)現(xiàn)方法，分別對發(fā)送和接收模塊進(jìn)行了分析，給出了仿真波形圖。該設(shè)計采用Verilog HDL語言進(jìn)行描述，用ModelSim SE 6.0進(jìn)行了功能仿真。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。