基于FPGA的卡爾曼濾波器的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>280 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：卡爾曼濾波器在社會(huì)各領(lǐng)域有著廣泛的應(yīng)用。采用FPGA硬件實(shí)現(xiàn)卡爾曼濾波器，解決了采用DSP軟件方法實(shí)現(xiàn)存在的并行性和速度問題。文章以基于FPGA的數(shù)據(jù)采集系統(tǒng)為硬件平臺(tái)，根據(jù)模塊化設(shè)計(jì)思想，采用VHDL編程實(shí)現(xiàn)ADS8364芯片控制模塊，利用FPGA的系統(tǒng)級(jí)設(shè)計(jì)工具DSP Builder設(shè)計(jì)卡爾曼濾波器模塊，給出模塊的軟件仿真結(jié)果并完成整個(gè)系統(tǒng)的硬件驗(yàn)證。結(jié)果證明設(shè)計(jì)的正確性，同時(shí)表明采用DSP Builder，使卡爾曼濾波器的FPGA硬件實(shí)現(xiàn)更加簡單，速度更快。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。