基于FPGA的片內(nèi)并行機(jī)網(wǎng)絡(luò)模型優(yōu)化策略分析
所屬分類：技術(shù)論文
上傳者：aet
文檔大小：174 K
所需積分：0分積分不夠怎么辦？
文檔介紹：針對(duì)基-2 FFT處理算法,采用分塊存儲(chǔ)思想,將存儲(chǔ)器、處理機(jī)數(shù)據(jù)交換網(wǎng)絡(luò)模型進(jìn)行優(yōu)化。優(yōu)化后的網(wǎng)絡(luò)模型數(shù)據(jù)通路數(shù)僅為20,降低為原來的4%以下,且不隨FFT計(jì)算點(diǎn)數(shù)增多而增加。整個(gè)設(shè)計(jì)在Virtex系統(tǒng)芯片XCV800上實(shí)現(xiàn)。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。