基于FPGA的多通道高速實(shí)時(shí)信號(hào)處理系統(tǒng)設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>215 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：在高速實(shí)時(shí)信號(hào)處理系統(tǒng)中常采用FPGA+DSP的架構(gòu)，根據(jù)各自的優(yōu)點(diǎn)，F(xiàn)PGA主要做前端信號(hào)處理和系統(tǒng)控制。本文結(jié)合具體工程項(xiàng)目，分析設(shè)計(jì)如何將中頻正交采樣（DDC）在FPGA中實(shí)現(xiàn) ，F(xiàn)PGA如何與TS201實(shí)現(xiàn)高速鏈路口通信，以及多路信號(hào)并行實(shí)時(shí)處理在FPGA中的實(shí)現(xiàn)。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。