高速可重構(gòu)AES的設(shè)計(jì)與實(shí)現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>2219 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出一種可重構(gòu)AES硬件架構(gòu),對加/解密運(yùn)算模塊和密鑰擴(kuò)展模塊進(jìn)行了可重構(gòu)設(shè)計(jì),使其能夠適配128bit、192bit、256bit三種密鑰長度的AES算法,并針對列混合模塊進(jìn)行了結(jié)構(gòu)優(yōu)化。在FPGA上進(jìn)行了驗(yàn)證與測試,并在0.18μm SMIC工藝下進(jìn)行了邏輯綜合及布局布線。結(jié)果表明其核心時(shí)鐘頻率為270MHz, 吞吐量達(dá)到3.4Gb/s,能夠滿足高性能的密碼處理要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。