一種改進Turbo碼譯碼器的FPGA設計與實現(xiàn)
所屬分類：技術論文
上傳者：aet
文檔大?。?span>220 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：提出了一種基于MAX-Log-MAP算法的更有效減小譯碼延時的方法，通過并行計算前向狀態(tài)度量和后向狀態(tài)度量，將半次迭代譯碼延時縮短一半，而譯碼性能沒有損失，同時也減小了硬件實現(xiàn)中的時序控制復雜度。仿真表明，該方法有效降低了譯碼的延時，并且性能沒有損失，具有較高的實用價值。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。