基于FPGA的保密型密碼輸入器設(shè)計(jì)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>191 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：為了改善現(xiàn)有密碼輸入器容易造成密碼泄露的缺點(diǎn)，設(shè)計(jì)了保密型密碼輸入器。闡述了保密型密碼輸入器的工作原理，給出具體設(shè)計(jì)、計(jì)算機(jī)仿真。經(jīng)過(guò)實(shí)驗(yàn)分析和計(jì)算機(jī)仿真，該電路能夠最大限度地保護(hù)用戶密碼并且容易在工程中應(yīng)用。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。