54 Mb/s NRZ時鐘數(shù)據(jù)恢復電路的設計與實現(xiàn)
所屬分類：技術論文
上傳者：aet
文檔大?。?span>232 K
所需積分：0分積分不夠怎么辦？
文檔介紹：提出一種采用雙環(huán)路的時鐘數(shù)據(jù)恢復電路，電路采用改進型Hogge鑒相器；鑒相環(huán)電荷泵充放電電流為13.06 μA，改善了輸出時鐘的抖動影響；壓控振蕩器采用四級環(huán)型振蕩結構，由偽差分結構延遲單元組成，降低了系統(tǒng)電路設計難度，減小了VCO的增益。通過 Cadence軟件的Spectre工具仿真，能夠順利地從54 Mb/s的非歸零碼數(shù)據(jù)中提取出54 MHz的同步時鐘，時鐘占空比為50%，滿足設計要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。