有功電能計量IP核的設(shè)計
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>226 K
標簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：對有功電能計量的數(shù)學模型進行了分析，給出了相應(yīng)的IP核實現(xiàn)模型，并詳細討論了CIC抽取濾波器、IIR高通濾波器、 FIR低通濾波器、數(shù)字頻率變換等模塊的原理與設(shè)計。利用Simulink模型進行了仿真，用VHDL作為設(shè)計語言，在QuartusII軟件下完成綜合和仿真，并在Altera公司的FPGA芯片CycloneII EP2C35F484C8目標板上實現(xiàn)設(shè)計。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。