AVS解碼器中幀內(nèi)預(yù)測模塊的設(shè)計與實現(xiàn)
所屬分類：技術(shù)論文
上傳者：aet
文檔大?。?span>220 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：闡述了AVS視頻解碼器的總體框架，詳細(xì)分析了幀內(nèi)預(yù)測的原理與算法，提出了一種可行的幀內(nèi)預(yù)測解碼器的硬件設(shè)計， 給出了每一模塊的功能和結(jié)構(gòu)的詳細(xì)介紹，并建立了一種高效的存儲機制。通過FPGA平臺的驗證，表明本設(shè)計完全滿足AVS標(biāo)清視頻的實時解碼要求。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。