基于FPGA的高速AD轉(zhuǎn)換控制器設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：testvip
文檔大?。?span>194 K
標(biāo)簽： FPGA
所需積分：0分積分不夠怎么辦？
文檔介紹：采用FPGA器件EP1C12Q240C8實(shí)現(xiàn)對(duì)高速A／D轉(zhuǎn)換芯片ADC08200的實(shí)時(shí)采樣控制，解決了傳統(tǒng)方法的速度問(wèn)題。使用VHDL語(yǔ)言采用自頂向下的設(shè)計(jì)方法編寫出源程序；結(jié)合FIFO存儲(chǔ)器的設(shè)計(jì)實(shí)現(xiàn)了高速A/D采集轉(zhuǎn)換和轉(zhuǎn)換后的數(shù)據(jù)存儲(chǔ)，并給出了采樣存儲(chǔ)電路原理圖。數(shù)據(jù)處理可通過(guò)與SoPC技術(shù)結(jié)合實(shí)現(xiàn)。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。