DDR記憶體電源 | |
所屬分類:技術(shù)論文 | |
上傳者:serena | |
標(biāo)簽: DDR 記憶體電源 | |
所需積分:1分積分不夠怎么辦? | |
文檔介紹: CMOS 邏輯系統(tǒng)的功耗主要與時(shí)脈頻率、系統(tǒng)內(nèi)各閘極輸入電容及電源電壓有關(guān),裝置尺寸縮小後,電源電壓也隨之降低,使得閘極大幅降低功耗。這種低電壓裝置擁有更低的功耗和更高的運(yùn)作速度,因此系統(tǒng)時(shí)脈頻率可升高至 Ghz 範(fàn)圍。 | |
現(xiàn)在下載 | |
VIP會(huì)員,AET專家下載不扣分;重復(fù)下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2