3-DES IP核的VerilogHDL設(shè)計(jì)
所屬分類：參考設(shè)計(jì)
上傳者：aet
文檔大?。?span>149 K
所需積分：0分積分不夠怎么辦？
文檔介紹：首先介紹了3-DES算法的加密/解密原理，在此基礎(chǔ)上，采用流水線技術(shù)，設(shè)計(jì)了一種高速的3-DES加/解密IP核，并用VerilogHDL語言描述其中的各個(gè)模塊。為了能更好地與其他IP核互聯(lián)，為該IP核設(shè)計(jì)了輸入輸出控制信號(hào)，同時(shí)將其下載到FPGA中進(jìn)行驗(yàn)證，獲得了良好的性能。
現(xiàn)在下載
VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。